


集積電子回路
2021年10月～11月

電気電子工学特別講義Ⅱ
回路設計論 おまけ

ザインエレクトロニクス株式会社
源代 裕治
yuji.gendai@gunma-u.ac.jp

回路論関連

- ▶ 電気回路は、各枝(branch)の両端を、それぞれ何らかの節点(node)に接続したグラフである。(枝が部品、節点が配線)
- ▶ 枝には電流、節点には電位という状態(state)が与えられる。
 - ▶ 電流も電圧もスカラー量である。
 - ▶ 節点間の電位の差を電圧という。
 - ▶ KVLは、各節点がそこに接続された枝に同一の電位を付与するという要請である。
- ▶ 枝は両端子間で電流を運ぶ。
 - ▶ 片方に流入した電流は、反対側に同じ大きさで流出する。
- ▶ 節点で繋がっている枝からの電流の総和は0である。(KCL)



枝特性に対するいくつかの定義と定理

重要

- ▶ 枝の**特性(属性:attribute)**は、その電流 I と両節点間の電圧 V の関係により特徴付けられる。(IV特性)
- ▶ 電圧と電流が比例する枝を(理想)抵抗という。(Ohm's Law)
- ▶ 電流に依らず電圧が一定の枝を(理想)電圧源という。
- ▶ 電圧に依らず電流が一定の枝を(理想)電流源という。
- ▶ 複数の枝から成る回路に対しても、その中の2節点のIV特性を考えると、ひとつの枝(特に区別する場合は**複合枝**)と見なすことができる。IV特性が同じが同じ複合枝を、等価な回路という。
- ▶ 複合枝のIV特性はそれを構成する各枝のIV特性から回路の公理に基づいて決まって来る。他方、同一のIV特性を持つ複合枝は無数にある。
- ▶ 抵抗、電圧源、電流源(これらをまとめて直線枝と呼ぶことにする)からなる複合枝のIV特性は直線になる。
 - ▶ 短く「**直線枝のみからなる複合枝は直線枝になる**」と表現できる。
 - ▶ 直線枝のみからなる複合枝のIV特性は一意に決まる。

時間性の枝

- ▶ 回路において、時間は微分性枝として導入される。
 - ▶ 電圧が電流の微分に比例する枝がインダクタ
 - ▶ 電流が電圧の微分に比例する枝がキャパシタ
- ▶ 回路方程式は線形微分方程式となる。
- ▶ 微分演算子を用いると、代数方程式の変形を利用して特解が求まる。
- ▶ 駆動信号が円関数の場合、解も同じ周波数の円関数になる。
 - ▶ 基準信号に対する振幅と位相(あるいは複素比)を見れば、解が分かる。
 - ▶ 周波数特性が回路特性を決定する。
- ▶ 駆動信号が周期関数の場合は、同じ基本周波数の調和級数が解になる。
- ▶ 任意の入力信号に対し、交流理論で求めた周波数特性を掛けると出力信号が求まる。
 - ▶ これはODEの特解なので、初期状態が消滅しない系では不適切な解になる。

時間と長さの認識

- ▶ 回路論においては、時間は微分性素子(LやC)によって導入される。
 - ▶ LCを含まない回路を「**直流回路**」と呼ぶのは、時間概念導入以前の話に時間の表現を持ち込んでいることになり、我々の回路論の建付けにそぐわない。
- ▶ LC回路の特性は f 特で語られる。
 - ▶ Laplace変換と絡めて「 **f 特**」という見方が導入されることが多いが、 $s = j\omega$ の代入をしている時点で交流理論の世界に移っている。
 - ▶ Laplace変換の伝達関数と、交流理論の f 特には、同型対応が認められる。
 - ▶ f 特からODEは一つに決まるので、 f 特が同じなら任意信号に対する応答も同じになる。(AC解析やSパラ測定が有効である理論的根拠)
 - ▶ ただし厳密には、良く似た f 特が良く似た応答を与える訳ではない。
 - ▶ 実回路では入力振幅に応じて f 特が変化するように見える。回路の内部動作が f 特で表現できないことの反映である。(transient解析で対処)
 - ▶ f 特はBode線図で図示されることが多いが、Nyquist線図で認識することも有用である。
- ▶ 「**定常解**」は周期信号に対して初期条件がなくなった後の解と認識されている。しかし周期信号は無限の過去から続くものとして考えるから、この発想は自己矛盾している。
- ▶ 回路論には「長さ」の概念もないので、「**分布定数**」なる概念は、本来的でない。

実際の回路は、、、



← 電子ブロック


各ブロックが、ひとつふたつのbranch(es) 四辺それぞれに電極(node)が配され、隣接ブロックと接続する。
今回の回路イメージに近い。

<https://oceans.tokyo.jp/fashion/2017-0316-2/>

講義資料1のイレキットの写真(p.13)も参照

ブレッドボード →
ボード内で縦方向に配線がある。
足りない分の部品間配線にはジャンパー線を用いる。
この実装では、nodeは点というより、線にしか見えない。

<https://www.wareko.jp/blog/start-electronic-work-this-year>



線形受動ブランチのまとめ

ブランチ名 Branch name	インダクタ Inductor	キャパシタ Capacitor	レジスタ Resister	コンダクター Conductor
部品名	coil	condenser	resister	resister
ブランチ特性	inductance	capacitance	resistance	conductance
IV特性	$V = L \frac{dI}{dt}$	$I = C \frac{dV}{dt}$	$V = RI$	$I = \frac{1}{R} V$
変数名	L	C	R	G
単位	H (Ωs) Henry	F (s/Ω) Farad	Ω Ohm	S ($1/\Omega$) Siemens
次元	Vs/A	As/V	V/A	A/V

- LとCは双対である。抵抗とコンダクタも双対である。
- \sqrt{LC} の次元は時間に、 $\sqrt{L/C}$ の次元は Ω になる。
- 回路公理には時間の概念も長さの概念もない。
 - 時間の概念は、LやCといったbranchによって(時間微分で)導入される。
 - 長さの概念は分布定数回路により導入されるが、それは無限ラダー回路の極限である。
 - 両概念は当初より導入手順が異なるが、導入には共に極限概念が必要であることを注意しておく。

インピーダンス関連用語集

impedance $Z = R + jX$

resistance R

reactance X

admittance $Y = 1/Z = G + jB$

conductance G

susceptance B

素子	ブランチ特性	記号
抵抗(resistor)	resistance	R
容量(capacitor)	capacitance	C
コイル(inductor)	inductance	L

immittance: impedanceとadmittanceの総称

シミュレーション関連

オンキヨー INTEGRA713

1970年発売

INTEGRA713は〈コンピュータ〉を駆使することで生まれた新しいアンプです……従来経験的な手直して作られてきたアンプの超低域でのピークや乱れを鋭く解析し、これを完全に除去することに成功したアンプです。

Spiceが発表されたのは1973年

正統なアンプ〈インテグラ〉 ONKYO

〈コンピュータ〉生まれの
壮大なダイナミックレンジを誇る安定しきったアンプ群
潤いあるピロード・タッチ…新しい音

怒濤する激昂の重低音にせよ……!



713定格 メイン部 定格出力55W 55W 歪率(1kHz) 定格出力時0.1% 周波数特性(0.1-100kHz) 10-70,000Hz D.F.100以上
フリクション コピーイテリ最大入力220mV RIAA偏差 0.5dB以内
入力感度PH-1.2 2.5mV AUX TUNER他 180mV

■INTEGRA713は〈コンピュータ〉を駆使することで生まれた新しいアンプです……従来経験的な手直して作られてきたアンプの超低域でのピークや乱れを鋭く解析し、これを完全に除去することに成功したアンプです。713では、激烈に過熱する低音が怒濤のように押しよせようとも、今までのように乱れ、揺れ、汚れることなく〈安定しきった〉動作を示します。強靱な 澄明な 豊麗な低音はインテグラの特徴です。

■新しい歪率補正回路によって、徹底した超低歪率です……インテグラでは、0.1%以上の歪は問題外とされています(普通は0.5%を基準にしています)。どんなに衝動的な音、どんなに重なり合いもつれ合う音が入っても決して濁りません。■0.1%という低歪率を基準に定格出力は55W+55W、実際の演奏の出力値であるダイナミックパワーは150Wに及んでいます……あらゆるスピーカーをパワフルに駆り立てます(超高級コア使

用の大型電源トランスと大容量ケミコンによって、この強烈なパワーは超低域まで余裕を持って確実に出ます)。ダンピングファクタは100という大きな値です。■最高値の石を厳選し、回路設計に贅を尽したインテグラでは、最高のS/Nが実現されています。PHの最大許容入力も220mVと圧倒的な値であり、(壮大なダイナミックレンジ)を誇ります。

■格調あるデザインの本INTEGRAは画期的な、トップパネル方式です

価格 INTEGRA701 ¥150,000 712 ¥79,000 713 ¥82,000 714 ¥47,000 613 ¥84,000 ……詳細カタログ

頭つぶれの〈減衰形過渡応答〉を 初めて解決した… 〈完全安定〉プリメイン!

1Hz付近のピークは、低域の安定度を直接表現する決定的な要素です。

1Hz近辺になると、もう、通常の測定器では測定できない、、、

回路トポロジーによって数式化しておいて<コンピュータ>で処理し、1Hz以下、必要なだけ超々低域まで結果をボーデ線図で出力、、、

ループ伝達関数が1になる周波数での位相余裕を見...ると、<低域の安定度>が一目瞭然となります。


技術者にとっては、常識的な「安易さ」が生命とになります……。

例えば、アンプの低域について、10Hz程度までピークがなければ、それ以下についてははるか可聴帯域外でもあり、全く問題はないだろう……という安易さ。

確かにアンプは、トランジスタOTL回路になってから、NFループ内は低域に関してはCRによる時定数のみとなってこれを大きく取ることは容易であり、10Hzくらいまで全くピークのないのは常識になりました……しかしより精密に見ると、ピークはなくなったのではなく、1Hz近辺に移動しただけであることが分ります。

ところで、この1Hz近辺のピークは、低域の安定度、あるいは過渡応答を直接表現する決定的な要素です……。


さて、この1Hz近辺となると、もう、



通常の測定器では測定できないため、精密な実験にはいきおいコンピュータの利用が有利になってきます。つまり、回路を回路トポロジーによって数式化しておいて(コンピュータ)で処理し、1Hz以下、必要なだけ超々低域まで結果をボーデ線図として出力させ、NFループのループゲインと位相の廻り

をチェックします(こちら辺は、私たちの最も得意とするところですよ……)。

そして、ループ伝達関数が1になる周波数での位相余裕を見ます……こうすると、〈低域の安定度〉が一目瞭然となります



ですが、1Hz近辺まで細心の注意を払われていない通常のアンプでは、発振こそしないまでも大変不安定になっており、周波数特性もその周波数でピークを生じています(この点、全段直結方式は、NFループ内に時定数を持たないため、低域の安定性に関しては完全です……逆に、直結方式の最大のメリットはここにあると言うことができます)。

この1Hz近辺のピーク……不安定性が動作上どう現われるかを具体的に見るには、瞬間的なステップ入力を入れ、その応答をシンクロスコープで見た(ステップ応答 — 第1図)が便利です。図のように不安定なアンプでは、振動……その周期はピークの周波数に一致します……を

くり返ししながらゆっくり収斂します。つまり、これは、低域に何かの信号が入ると、回路全体が不安定にゆすられ、スピーカに余分な信号が出るということです。

そして……こうしたアンプは、非周期性の(音声信号)がフーリエ級数に展開すると常にDC近い低域までスペクトル分布していることから、常に不安定にゆれていることを意味し、可聴帯域の信号が第2図のようにゆすられ、(頭つぶれ)の過渡応答を常に示すことを意味します。

この〈減衰振動形の過渡応答〉は、今まで、あってはならないマッキンの音とかマランツの音を構成していた主要な原因の一つでもあった訳です……。

パワーアップ・インテグラ……新製品733・732、そしてベストセラー725はプリメインを通して、この〈安定性〉を直流域までチェックした初めての製品であり、この〈減衰形の過渡応答〉をシャットアウトした初めてのプリメインです……。


従ってインテグラ・シリーズ、初めて不動の安定性を達成し、初めて厳密な立上りを再現します……(新しい重低音)そして(新しいトランジェント)が開花します。以前、鋭敏な(耳)が、このアンプは一拍遅れる……などと言っていたのは決して荒唐無稽ではなかったのです!

インテグラ・シリーズ……★偏差なきRIAA偏差 ★申し分なく大きい許容入力 ★上限100KHzのPBW (詳細は先月号)……可聴全域に渡り、微小出力から最大出力まで、0.03%以下という限界的な〈直角型〉超低歪率……





<https://www.flickr.com/photos/mightyohm/6926143499>



What's All This Spicy Stuff, Anyway?

(Part I) November 22, 1990

(Part II) December 13, 1990

(Part 2.5) October 10, 1991



Spice can insulate you, shield you away from an understanding, an appreciation, of what makes a real circuit work. You can now take a circuit in Spice, tweak the parameters—try out all sorts of values of resistors—and get a circuit that is “optimized.” In fact, if you are a really smart programmer, you can program the computer to do it all for you. But Spice doesn't really UNDERSTAND your circuit—and neither do YOU if you only optimize things that way.

回路シミュレータ

LTspice

MicroCap 12 ←2019年にfreewareになった。

QUCS, QucsStudio

Xyce

TINA, TINA-TI, TINA7(日本語Book版)

SIMetrix, ADI SimPE

OrCAD Lite, Pspice

(Spectre

AFS Analog FastSPICE)

} この辺りはプロ御用達

HDLシミュレータ

Icarus Verilog

Veritak

VeriWell

レイアウト

WGeX

GLADE

回路方程式

SapWin4

SCAM Symbolic Circuit Analysis in MatLab

回路シミュレータ: LTSpice


LTspice

LTSpice®は高性能なSpiceシミュレーション・ソフトウェアで、回路図入力、波形ビューワに改善を加え、スイッチング・レギュレータのシミュレーションを容易にするためのモデルを搭載しています。LTSpiceとアナログ・デバイセスの多くのスイッチング・レギュレータとアンプに対応するマクロモデル、そして一般的な回路シミュレーションのためのデバイスライブラリをここからダウンロードできます。

技術的なお問い合わせについては、[お問い合わせフォーム](#)からお願いいたします。

LTspiceを使用する利点

通常のSPICEシミュレータと比較して、スイッチング・レギュレータのシミュレーションが非常に高速化され、ほとんどのスイッチング・レギュレータの波形を数分で表示できます。このビデオでは、アナログ回路設計でLTSpiceを使用する利点と、どれだけ気軽に使用開始できるかをご説明します。



Download LTSpice

Download our LTSpice simulation software for the following operating systems:


[Windows 7, 8 and 10用 ダウンロード](#) 更新日: 2021年08月09日 *

[Mac OS X 10.7+用 ダウンロード](#) 更新日: 2021年07月14日 *

[Windows XP用 ダウンロード](#) (サポートは終了しております)

*date displayed reflects the most recent upload date

<http://www.analog.com/jp/design-center/design-tools-and-calculators/ltspice-simulator.html>



LTspice LTspice@groups.io

This group is dedicated to LTspice. This group is independent from the owner of LTspice (Analog Devices (ADI) / Linear Technology (LTC)).

In this group, please use the English language only.

No personal attacks. Please be civil. No ads or spam.

Also remember that thousands of people around the world can see what you write, so be careful not to reveal personal or proprietary information.

LTspice is a free SPICE electronic circuit simulation program. Download it at <http://www.analog.com/LTspice>.

The old LTspice usergroup that was on Yahoo!Groups has been integrated into this group. All messages, files and members have been moved here.

There is a folder with zip-files containing all the files from the old Yahoo group -

https://groups.io/g/LTspice/files/z_yahoo/1_LTspiceFiles.

Please don't attach or include any files or pictures in your messages. Instead, **upload** files to the folder Temp -

<https://groups.io/g/LTspice/files/Temp>.

Then write a NEW message telling us what you uploaded and why. Please don't point us to other ("third party") file storage websites.


If your files are compressed or archived, please use *.ZIP format **ONLY**. Do not use .rar or .7z or .tar or any of the others.

Pictures go here -> <https://groups.io/g/LTspice/photos> (create a New Album, then upload your photo into it).

But if you have a schematic, upload the schematic file, not a picture of it.

We can't try your circuit by running an LTspice simulation of a picture, and the schematic file has things not in its picture.

デバイスモデルの入手



IC回路のシミュレーションに使うデバイス情報は、ベンダーと契約しないと使えないものが殆どである。学習用に使えるものは少ないが、その中でBakerさんの教科書が有用である。

<http://cmosedu.com/cmos1/book.htm>

から、`cmosedu_models.txt` をダウンロードして用いる。

このサイトからは、このモデルライブラリを用いたLTSpice回路も多数ダウンロードできる。(全て free)

デバイスモデルの入手

ANALOG INTEGRATED CIRCUIT DESIGN

SECOND EDITION

Tony Chan Carusone | David A. Johns | Kenneth W. Martin

Tony Chan Carusone, David Johns, Kenneth Martin, "Analog Integrated Circuit Design, 2nd Edition," Wiley, Nov. 2011

この教科書のサイト

<http://analogicdesign.com/>

からも、教育用のデバイスモデルが入手できる。


回路はnetlistで供給される。LTspice用のスキーマは、自分で入力することになる。

Table 1.5 MOSFET parameters representative of various CMOS technologies and used for rough hand calculations in this text.

Technology	0.8 μm		0.35 μm		0.18 μm		45 nm	
	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS
μC_{ox} ($\mu\text{A}/\text{V}^2$)	92	30	190	55	270	70	280	70
V_{t0} (V)	0.80	-0.90	0.57	-0.71	0.45	-0.45	0.45	-0.45
$\lambda \cdot L$ ($\mu\text{m}/\text{V}$)	0.12	0.08	0.16	0.16	0.08	0.08	0.10	0.15
C_{ox} (fF/ μm^2)	1.8	1.8	4.5	4.5	8.5	8.5	25	25
t_{ox} (nm)	18	18	8	8	5	5	1.2	1.2
n	1.5	1.5	1.8	1.7	1.6	1.7	1.85	1.85
θ (1/V)	0.06	0.135	1.5	1.0	1.7	1.0	2.3	2.0
m	1.0	1.0	1.8	1.8	1.6	2.4	3.0	3.0
$C_{\text{ov}}/W = L_{\text{ov}}C_{\text{ox}}$ (fF/ μm)	0.20	0.20	0.20	0.20	0.35	0.35	0.50	0.50
$C_{\text{db}}/W \approx C_{\text{sb}}/W$ (fF/ μm)	0.50	0.80	0.75	1.10	0.50	0.55	0.45	0.50

レイアウトツール: WGeX

MakeLSIに参加登録すると入手できる。



MakeLSI

<https://scrapbox.io/makelsi/>

参加登録
は、ここから

MakeLSI

Date modified ▼

MakeLSI: ページ
一覧



Gladeを使ったLSI
設計

Gladeとは?
[PeardropDesignSystem社](#)が開発・配布し


Nazcaで画像を
GDSファイルに変
換【Python】




KLayout : インバ
ータの設計 (レイ
アウトの作成)



WGexでコンパレ
ータを作る



Glade : アナログ
回路の設計




KiCad : インバ
ータの設計 (回路シ
ミュレーション)



KLayout :
OpenRule1umの
get_reference(こ...




KLayout : インバ
ータの設計 (回路
の検証 : LPE &...



KiCad : インバ
ータの設計 (回路図
の作成)



KLayout : インバ
ータの設計 (回路
の検証 : DRG)




KiCad Eeschema
& KLayout を使っ
たLSI設計

オープンソースソフ
トウェアであるKiCad

KLayout : テクノ
ロジのレイヤ定義
方法

テクノロジーのレイヤ
構成を変更したいと

KLayoutを使った
LSI設計



KiCad

KiCadとは?
KiCadは、Electronic
Design Automation
(EDA) 用のオープ


Glade : はじめの
一歩(1)=インバ
ータの設計 (回路...



OpenLaneをイン
ストールせずに試
す方法



KLayoutで断面図
を作成する
XSectionの紹介



Gladeのインスト
ール・初期設定

(2020/05/19 akita11=
1st)
Glade

Xschemの紹介



Qflowのインスト
ール

はじめのLSI設

Wgexを使ったLSI
設計

Glade : アナロ
グ・デジタル混
在回路の設計

Glade : はじめの
一歩(6)=インバ
ータの設計 (回路...

Glade : はじめの
一歩(5)=インバ
ータの設計 (回路...

Glade
一歩
タの

金沢大の秋田先生が主催している活動である。メンバー登録すると、いくつかのIC設計ツールが使えるようになったり、実ICの設計製造に参加できたりする。メーリングリストとDiscordがコミュニケーションツール。

<https://github.com/USCPOSH>

University of Southern California
のPOSHグループがGitHubにアナロ
グ回路ライブラリを公開している。



USC POSH Group

USCPOSH

A public repository for uploading
and sharing AMS designs,
including optimization tools and
KGDs for the USC POSH effort.

Schema



Open-source sanitized KGD repository, https://github.com/USCPOSH/AMS_KGD

Note: To access hyperlinks, please download either PDF or PPT file from "Documentation" directory.

Category	Function	Architecture	Technology	Design file
AMS_KGD	6-pole Butterworth filter	SAR_ADC	PTM65nm	USC 65nm 6PB FILTER Jan6 2020
	ADC		GF65LPe	USC 65nm SAR_ADC April26 2019
			PTM14nm	KGD SAR_ADC 6b 2GSps May15 2019
			PTM45nm	USC PTM SAR_ADC 8bit 1G May14 2019
		TB_ADC		
		VCO_ADC		
	DAC			
	DLL		GF65LPe	KGD_DLL 2GHz June28 2019
	OPAMP		PTM65nm	USC 65nm OPAMP Jan6 2020
	PLL			
VCO				

DISTRIBUTION STATEMENT C. Distribution authorized to U.S. Government Agencies and their contractors

1

Summary of Predictive Models

Hyperlinked Summary of Predictive Models

- To access the hyperlinks in this table, please download either the PDF or PPT file in the "Documentation" directory.
- Multiple fingers cannot be set for MOSFET when using the PTM model; multiplier can be used instead.
- Write *simulator lang = spice* at top of the .pm (model) file to simulate.

Developer	Layout availability	Device type	Device flavors	Technology node (nm)	Latest Release Version
Nanoscale Integration & Modeling group @ ASU (PTM)	No	Bulk CMOS	-	130 , 90 , 65	1.0
			HP (High-Performance)	45 , 32 , 22 , 16	2.1
			LP (Low-Power)	45 , 32 , 22 , 16	2.1
		Multi-gate (FinFET)	HP (High-Performance)	NMOS: 20 , 16 , 14 , 10 , 7 PMOS: 20 , 16 , 14 , 10 , 7	-
			LSTP (Low-Standby Power)	NMOS: 20 , 16 , 14 , 10 , 7 PMOS: 20 , 16 , 14 , 10 , 7	-
ASU + ARM collaboration (ASAP)*	Yes	Multi-gate (FinFET)	4 threshold voltage, 3 corner	7	1.6



Open-source Semiconductor IP's designed by VSD Community

IP Catalogue (yet to be Silicon proven)- Specs released under APACHE

LICENSE 2.0

Find all repository at :

<https://github.com/vsdip>

and

<https://github.com/kunalg123/>

他、GoogleのSkyWaterプロジェクトとか、世界的に自分たちでICを作ってしまうという動きがいくつもある。十分な知識を持てば、コーディネーターとして食べて行けるかも。

Blogs

Select Category



VSD

vsdip

Open source developers partner with VSD and @kunalg123 for our approach to build content centric, research oriented flow to build a design and community.

設計関連

私の工具箱

PR信号処理
関数

Spectre
LTspice
TINA
MicroCap
Verilog-A
Veritakwin

Perl
Python
Visual Basic
Delphi
Turbo Pascal

ADC測定ルーチン
データ処理

データベースマシンの
方式検討

Mathematica 12
MATLAB home R2017b
LabVIEW home
Maple 11

作文とコーディ
ングは専ら

Visio
PowerPoint
Paint.NET
PaintShop Pro
CorelDraw

秀丸エディタ
LaTeX
JabRef
GNU PLOT
Grammaly

論文検索の
主要DB

Google
Wiki
IEEE Xplore
CiNii, J-STAGE
ResearchGate

IEEE
電子情報通信学会
ACM
情報処理学会
日本数式処理学会

orcid.org/0000-0003-0169-5492


工具箱を見れば、
エンジニアの実力が
分かる、そうです。

奥村晴彦: アルゴリズム事典
森口繁一: 数値計算工学
高橋陽一郎: 実関数とFourier解析1, 2
Razavi: Design of Analog CMOS Integrated Circuits
Moby Thesaurus

Figure of Merit (FoM)の話

$$F_m = \frac{P}{(\text{resolution}) (\text{sampling data})}$$

単位はpJ/conv



1993年のISSCCで松下(現Panasonic)から1桁近く消費電力を削減したADCが発表された。そのときにプログラム委員会が考案したのが、上記FoMである。この後ADCは、長いFoM競争の時代に突入する。


10-b 30mW@20MSps

1. A FIGURE OF MERIT, created by the ISSCC Program Committee for ADCs, represents the energy required per conversion, or power dissipation/resolution multiplied by the sampling rate. Its units are picojoules (pJ) or pico-watt-seconds. Since 10-bit, two-step, video ADCs first appeared at ISSCC in 1988, their figure of merit has improved (dropped) by several orders of magnitude. [Electronic Design, p. 60, March 4, 1993.](#)

アナログIC回路設計フロー

すごく単純化すると、こんな感じになる。

今どきの



simulation以外の方法で回路を仕上げて行くことはもはや非現実的になっている。

レイアウト後に寄生容量や寄生抵抗が確定する。

LPE: Layout Parameter Extraction

これにより回路特性が相当変化する。その変化量を想定しながら回路は設計しておくが、それでもレイアウト後の回路修正を無くすことは、今の所まだ不可避である。

DRC: Design Rule Checking

レイアウトがプロセスルールを守っているか

LVS: Layout versus Schematic


レイアウトが回路と一致しているか

初期のICではDRCと言ってもA4で2ページ程度であった。最先端プロセスでは、印刷したら分厚い本になるだろう。人間が見落としなしにチェックすることは不可能である。所要時間を考えると論外である。レイアウト作業自体も、ツールのサポートなしには不可能になっている。

DRC自体も不合理な所が散見される。それでも市場で問題になっていないため、修正される見込みは殆どない。

デバッグ

シミュレーションや評価では、しばしば意図せぬ現象に遭遇する。



現象が発生する条件を調べる。
関与しているブロックを切り分ける。

不具合は
人知を超える。
る。

現象を説明する機構を考える。

最も
creativeな
所

仮説が正しいかを切り分ける実験法
(もしくは測定法)を考える。


ここで手を緩めると、
仮説立案が単なる
当てずっぽうになっ
てしまう。

やっていることは、自然科学の探求と変わらない気がする。
この作業からエンジニアたちが共通に持つようになる感性が育つよ
うだ。というのも、異なるバックグラウンドを持つエンジニア達が、熟
練するにつれ、良く似たエンジニアインドを持つようになるからだ。

マージン設計の考え方


アナログ回路には、さまざまなバラつき要因で特性が変動する。これをPVTバラつきと呼ぶことも多い。(Process-Voltage-Temperature)

回路特性変化は、バラつき要因に耐え、許容範囲(or 仕様)内に入る必要がある。




こんなことになっていないことは、どう試験する？

でもこれなら？



真ん中(typical条件)を見れば良いではないか



有限個の試験だけでは、プロセスバラツキ範囲内で仕様を満たすことは保証できない。

経験的には、このような問題設定は間違っている。

AIをどう使えば設計に有用か、を問うべきである。

良くも悪くもエンジニアの仕事が劇的に変わることは、歴史的必然であろう。

電子計算機が出来たころ、似たような議論があった。

電子計算機が人間を支配しようとしたら、コンセントを抜けばよい、と当時の専門家は言っていた。オンラインがダウンした時の影響を想像できなかったに違いない。

今の計算機でも既に、多くの点で人間より賢い。

AIがインフラの一部になる前に、AIに道徳を教えるべきである。

AIに無用の人間と判断されたら、即、社会から抹殺されることになりかねない。

DRCを行うAIは、おそらく6桁位、既存プログラムより遅い。

一方人間は、恐らくAIより6桁遅い。

AIに手順を教えるのは難しい、と思う。

既存のAIはパターンマッチングに特化して高性能である。

権謀術数を駆使して野望を実現するような技は、おそらく、さらに6桁くらい複雑である。

アメリカのゴールドラッシュで大金を得たのは、山師たちにジーンズを売りつけたLevi'sであった。
この歴史から、どんな教訓を得るか。

工学部の教え7箇条

今野先生

- 第1条 決められた時間に遅れないこと（納期を守ること）
- 第2条 一流の専門家になって、仲間たちの信頼を勝ち取るべく努力すること
- 第3条 専門外のことには、軽々に口出ししないこと
- 第4条 仲間から頼まれたことは、（特別な理由がない限り）断らないこと
- 第5条 他人の話は最後まで聞くこと
- 第6条 学生や仲間をけなさないこと
- 第7条 拙速を旨とすべきこと



天外伺朗語録(一の巻)

【良いチームとは】

- 1、目標が明快
- 2、リーダーが存在する
- 3、リーダーとフォロワーがはっきりしている
- 4、自律的に動ける
- 5、一定以上のレベルの人間集団(感受性、心の広さ、頭の柔らかさ、感激する心、好奇心、積極性、戦略の理解力)
- 6、感情的な抗争のないこと
- 7、会議にはジョークが出る
- 8、全体のムードは、ほどよく楽観的、ほどよく過激、力んでいない、目がつり上がっていない
- 9、大問題が発生しても、ビックリしたりあわてたりしない。着実に解決策を出す
- 10、適度に分散している専門性

【人材の条件】

- 1、プロのセンス
- 2、戦略眼
- 3、強力な推進力、達成意欲
- 4、感激する心
- 5、頭の柔らかさ
- 6、好奇心
- 7、茶目っ気
- 8、行動力
- 9、問題提示能力
- 10、問題解決能力(とくにトラブル)
- 11、その分野の専門的知識
- 12、向上意欲、積極性

天外伺朗 (てんげしろう) プロフィール

<https://www.officejk.jp/>

元ソニー上席常務。

工学博士(東北大学)、名誉博士(エジンバラ大学)。

2006年まで42年間ソニーに勤務。その間、CD(コンパクトディスク)、NEWS

(ワークステーション)、AIBO(犬型ロボット)などの開発を主導した。

その後、ソニー・インテリジェンス・ダイナミクス研究所(株) 所長兼社長などを歴任。

現在、医療改革、教育改革、企業経営改革などに取り組んでいる。

2014年より、ブラック企業の正反対の、社員を大切にしている企業を表彰する「ホワイト企業大賞」を推進。

2005年より経営者を対象に「天外塾」を開講するが、次第にすべての人の意識の変容と、社会の進化を加速することを主眼にした塾に変わっていった。

他、瞑想や断食を指導。著書多数。

天外伺朗語録(二の巻)

【良い子の特徴】

- 1、良い子はいつもニコニコ
- 2、良い子は話題が豊富
- 3、良い子はプレゼンテーションが上手
- 4、良い子は人脈が豊富
- 5、良い子は上下左右の人間関係につねに気を配る。
- 6、良い子は争いを好まない
- 7、良い子は波風を立てない
- 8、良い子は上司に忠実、会社に忠実
- 9、良い子は成功しそうなプロジェクトに群がる
- 10、良い子は泥にまみれるのを嫌う
- 11、良い子はリスクを冒さない
- 12、良い子はつねに安全な場所に身を置く
- 13、良い子はトップが支持しなくなったプロジェクトからいち早く逃げ出す
- 14、良い子は "活気的なプロジェクト" を遂行できない
- 15、良い子は人材を駆逐する

【技術オジンの三原則】

- 1、社内の新技術には絶対に感激しない
- 2、自分は新技術を創造しない
- 3、他社の新技術には過剰に反応する

小話

10の整数乗倍を表すSI接頭語

係数	接頭語の名称	記号	係数	接頭語の名称	記号
10^{24}	ヨタ (yotta)	Y	10^{-1}	デシ (deci)	d
10^{21}	ゼタ (zetta)	Z	10^{-2}	センチ (centi)	c
10^{18}	エクサ (exa)	E	10^{-3}	ミリ (milli)	m
10^{15}	ペタ (peta)	P	10^{-6}	マイクロ (micro)	μ
10^{12}	テラ (tera)	T	10^{-9}	ナノ (nano)	n
10^9	ギガ (giga)	G	10^{-12}	ピコ (pico)	p
10^6	メガ (mega)	M	10^{-15}	フェムト (femto)	f
10^3	キロ (kilo)	k	10^{-18}	アト (atto)	a
10^2	ヘクト (hecto)	h	10^{-21}	ゼプト (zepto)	z
10^1	デカ (deca)	da	10^{-24}	ヨクト (yocto)	y

← μ の代わりにアルファベットのuを用いるのは、非公式ながら世界的に通じる慣習である。simulatorでもuを用いる。ただし論文等で用いるのは避けた方が無難であろう。

Spice系のシミュレータではMの代わりにMegが用いられる。大文字と小文字を区別しないシステム上の都合である。

電気では、3の倍数乗以外の4つ(h, da, d, c)は使わない。Y, z, yも、まず使わないと思う。

例外的に、長さのcmや比のdBは良く用いられる。

数値は、適切な接頭語を付けて読みやすい表記にする。 $\times 0.01\text{M}\Omega$, $\bigcirc 10\text{k}\Omega$

接頭語の2重使用はSIで禁止されている。(「コンデンサ値の表記」シート参照)

接頭語付き計算(ex. $10\text{k}\Omega \times 2.5\text{ fF} = 25\text{ ps}$ みたいな)に慣れることをお勧めする。

(手計算時、単位は通常省略し、数値だけ電卓を用いる。)

dBについて

decibelは元々、電話線の減衰率を表す指標としてBell研で発案された。deciは1/10を表す接頭語で、Bellは電話の発明者Alexander Graham Bellにちなむ。なお、人名にちなむ略号は大文字にするというSIのルールに従いdBと記載されるが、dB自体はSI単位系に含まれない。

dBは同じ次元を持つ二つの量に対し、その比の常用対数である。対象とする量は何でも良いのだが、元々がパワーの比に対し定義されたため、電圧の比に用いると数値が半分になる。

電気回路では、 $P \propto V^2$

これを避けるため、電圧比の場合には2倍した値をdBとして定義する習慣である。

この習慣は回路ノイズを改善してゆく時などには便利である。simulation結果の多くがノイズをuVrms等の電圧で表しているので、「ノイズが何割改善された」と言うとそれが電圧比なのかパワー比なのかも併記しなければならないが、「何dB改善された」と記せば、それで済むからである。

$$10 \log_{10} \frac{P_2}{P_1} = 10 \log_{10} \frac{V_2^2}{V_1^2} = 20 \log_{10} \frac{V_2}{V_1} \quad (\text{dB})$$

「±50%ばらつく」というよりは「±6dBばらつく」という方が合理的な状況が多いが、大抵前者が使われる。なお「倍半分誤差のうち」という表現は、技術開発実務では良く用いる。

分母の方を固定したdBで、次元を持つ量を表示することも、特定の分野では慣習になっている。例えば、dBm, dBu, dBi 等

コンデンサは μF か pF で表記され、 nF は用いないことが多い。かつては基板回路図に 10nF と書いてベテランエンジニアからあきれられる、なんて時代もあった。この時代においては間違いなく、 $0.01\mu\text{F}$ と表記されるべきだったのである。ただし現在では nF という表記に使うことに、殆ど抵抗がなくなっている。CADツールに至っては 0.01u と入れても、 10n と書き直してしまうものがあるくらいである。


コンデンサで、なぜ nF が伝統的には使われて来なかったかについて、定説はなさそうである。が、もっとも確からしいのは、 μ と言う接頭辞はかなり昔から使われていたが、 n や p はまだ規定されていなかった。一方コンデンサの値としてはそれよりずっと小さい数値の部品が必要になり、ベンダーが $\mu\mu\text{F}$ という表記を使い始めていたという説である。のちに pF という表記が制定されるたが、それまでの数値を変えると分かり難いので、 $1000\mu\mu\text{F}$ と書いていた部品が 1000pF と表記されるようになったというのである。

現在ではベンダーも nF 表記を用いるようになってる。さらに、部品の表示では pF を単位とし、2桁の値と10のべき数1桁という数字のみが常用されている。部品に 102 と印刷されていれば、 $10 \times 10^2 \text{ pf} = 1\text{nF}$ という具合である。

E系列について

E3系列	E6系列	E12系列	E24系列
1.0	1.0	1.0	1.0
			1.1
		1.2	1.2
			1.3
	1.5	1.5	1.5
			1.6
		1.8	1.8
			2.0
2.2	2.2	2.2	2.2
			2.4
		2.7	2.7
			3.0
	3.3	3.3	3.3
			3.6
		3.9	3.9
			4.3
4.7	4.7	4.7	4.7
			5.1
		5.6	5.6
			6.2
	6.8	6.8	6.8
			7.5
		8.2	8.2
			9.1

抵抗やコンデンサの値は、E系列が定められる(1948年以)前は、500Ωとか25Ωとかの切りの良い値が用いられていた。製造バラツキは比率で発生するため、これでは歩留まりが低下する。そこで等比数列で規格化するのが合理的であるが、既に用いられていた5%、10%、20%の規格とも整合させるため、 $r=10^{(1/24)} \approx 1.10$ であるE24系列等が考案された。ただし正確な比率からはズレがある。



このずれの理由は知られていないが、私の想像では、1, 2, 3を規格に入れたかったのではないかと思います。ならば4や5も入れれば良いではないかと思います。特に50ΩピッタリがE系列にないことが、終端抵抗値にこだわる人たちには気持ちが悪いようだ。

カラーコード

色	数値	許容差(%)
黒	0	
茶	1	±1
赤	2	±2
橙	3	
黄	4	
緑	5	
青	6	
紫	7	
灰	8	
白	9	
金	-	±5
銀	-	±10
無着色	-	±20

抵抗器の小型化が進み、数字表記では値が読みにくくなったので工夫された、と認識している。これが空で読めることは、電気屋の素養の一つである。とは言う私も、かつては覚えていたが、遠い昔に忘れ去った。

下は1970年頃に『ラジオの製作』という雑誌のおまけに付いていた抵抗のカラーコード表。これを始めてみた時は、どんな抵抗値もこれだけで表せることの理由が想像できず、びっくりした。



誤差やノイズの足し算引き算

バラつき要因が複数ある場合、最終的な特性の変化範囲は、各バラつきの範囲をすべてス
イープしてみれば確実である。しかしそれでは悲観的すぎることが多い。

保証できる性能(=スペック性能)で他社に負けることになる。

工業製品なので、検査で一定の歩留まりが取れる性能なら、スペック性能として謳える。
そこで愛用されるのが、統計学を援用した定理で、「**独立なバラつき要因が加算的に効く場
合には、合計のバラつきの σ^2 は各バラつきの σ^2 の和になる**」という原則である。

$$\sigma_{tot}^2 = \sum_k \sigma_k^2$$

n 個の同サイズのバラつきがある場合、 σ でみると \sqrt{n} 倍にしかならない所がミソである。実際
には、バラつき要因の独立性は検証が難しいし、実際にその仮定から外れたところで問題を
起こすことも、撲滅困難な設計ミスである。加算性の仮定も大抵怪しい。しかも、上の定理
は、もう少し条件を加えないと、数学的にすら成り立たない。

が、デザインレビューを切り抜ける手段として、この定理に頼らざる得ない状況もある。妥当
性を勘案しながらも、この公式の使い方は馴染んでおくと良い。

なおノイズの加算にも、同じ公式が用いられる。ただし信号は、**足しても引いてもノイズパ
ワーは足される**ことに注意しよう。(なおここで『誤差パワー』と言っているのは誤差の2乗を意
味する。信号処理では物理でいうパワーとは異なり、2乗したものは何でもパワーと呼ぶ習慣
がある。物理の人と話をするときは予め明言しておいた方が良い。)

複素平面上的の四則


割り算は逆数を取ってから掛ける。

逆数は振幅の逆数と位相の符号反転

$$\frac{1}{a} = \frac{1}{r} \exp(-j\theta)$$

複素共役は位相の符号反転

引き算は180°回してから
並行四辺形の法則を使う




$$ab = rq \exp(j(\theta + \varphi))$$

掛け算は、振幅同士を掛け、
位相同士を足す。

振幅の逆数は、単位円に対する
反転(円に対する鏡像変換)
複素数の逆数は、共役→反転
の2ステップ

足し算は並行四辺形の法則

exp(jφ)の有理関数近似



円関数を近似式で置き換えることが必要な場合がある。

指数関数のTaylor展開

$$\exp(x) = 1 + x + \frac{x^2}{2!} + \frac{x^3}{3!} + \dots$$

をそのまま用いると、

$$\exp(j\varphi) = 1 + j\varphi - \frac{\varphi^2}{2!} - j\frac{\varphi^3}{3!} + \dots$$

が得られる。右辺を有限項で打ち切った場合、たとえ何次まで使ったとしてもφが大きくなると原点からドンドン離れて行く性質がある。円関数は原点を中心とする単位円上をぐるぐる回るものなので、この特性は望ましくないことが多い。

そこで指数関数を

$$\exp(x) = \frac{\exp(x/2)}{\exp(-x/2)} = \frac{1 + \frac{x}{2} + \frac{x^2}{8} + \frac{x^3}{48} + \dots}{1 - \frac{x}{2} + \frac{x^2}{8} - \frac{x^3}{48} + \dots}$$

と変形してから、 $x = j\varphi$ の代入を行うと良い。分母分子を同次で打ち切った場合、絶対値は常に1であるから、単位円から離れない。次数を上げるほど、原点周りの回転数が増えて、大きな位相回りまで近似できる。特に1次で打ち切った場合が、離散信号処理と連続時間信号処理をつなぐ双一次変換に相当する。

$(1+x)^n$ を暗算で近似する話

多分既に習った公式

$$(1+x)^n \approx 1+xn \quad \text{if } |xn| \ll 1$$

特に $n=-1$ の場合

$$\frac{1}{1-x} \approx 1+x \quad \text{if } |x| \ll 1$$

では $|x| \ll 1$ だが n が大きい場合は、どう計算するか。

自然対数の底の定義式を使えば良い。

$$(1+x)^n = \left((1+x)^{1/x} \right)^{xn} \approx \exp(xn)$$

$|x|$ も大きいときは、無理やり小さくすることを考える。

$$(a+x)^n = a^n \left(1 + \frac{x}{a} \right)^n \approx a^n \left(1 + \frac{xn}{a} \right) \quad \text{if } \left| \frac{xn}{a} \right| \ll 1$$

$$\frac{1}{a-x} = \frac{1}{a \left(1 - \frac{x}{a} \right)} \approx \frac{1}{a} \left(1 + \frac{x}{a} \right) \quad \text{if } \left| \frac{x}{a} \right| \ll 1$$

x	$(1+x)^{1/x}$
1	2
0.1	2.593742
0.01	2.704814
0.001	2.716924

$x < 0.1$ なら指数関数近似が使えるようである。

x	n	xn	$(1+x)^n$	$\exp(xn)$
0.01	10	0.1	1.104622	1.105171
0.01	100	1	2.704814	2.718282
0.01	1000	10	20959.16	22026.47

この表のオーダー感を覚えておくと、色々な指数計算が暗算で見積もれるようになる。あと、

$$\ln(10) \approx 2.302585$$



$$e^3 \approx 20$$

くらいは覚えおいて損はないだろう。

並列抵抗の図的解法

IVプロットの発想を使おう。

電圧変化 V により左図の方向に、抵抗 R_1 には I_1 が、抵抗 R_2 には I_2 が流れるから、下図が成り立つ。




分かっているものから図を描いて行くと、

- 縦向きに電流 I の矢印を引く。
- I の上端から $1/R_2$ の直線を、下端から $-1/R_1$ の直線を引く。
- その交点の横幅が電圧変化 V 、 I の分割が I_2 と I_1 になる。

変化分に関しては、 Δ を付けたり小文字で i や v と表記することが多いが、回路を鑑賞する時には区別しない方が、思考の節約になる。


ゼロの起源

補償容量 C_c を入れると反転入力から直接出力へ至るパスが出来る。Tr2を経由しないので極性が反転しない。



スルー電流はDC的には入力差動対が発生するものであるが、高周波ではおそらく寄生容量も寄与する。

補償抵抗 R_c を入れると、スルー電流が v_1 を持ち上げ、Tr₂が丁度それを吸収するようにできる。



Tr₂の相互コンダクタンスを gm_2 とすると

$$R_c = \frac{1}{gm_2}$$

のときスルー電流が全てTr₂に吸収される。