

<u>集積回路システム工学 第8回講義</u> アナログ集積回路 調査研究事例 ADC入力容量、比較器 電流ミラー、レベルシフト回路 小林春夫

群馬大学大学院理工学府 電子情報部門 koba@gunma-u.ac.jp

下記から講義使用 pdfファイルをダウンロードしてください。 出席・講義感想もここから入力してください。

https://kobaweb.ei.st.gunma-u.ac.jp/lecture/lecture.html



数の感覚 2のべき乗はとてつもなく大きな数になる

2^8=256 2^10=1024 2^20=1,048,576 2^30=1,073,741,824

- 曽呂利新左衛門(初代)が豊臣秀吉から褒美を問われ、 今日は米1粒、翌日には倍の2粒、その翌日には更に倍の4粒と、 日ごとに倍の量の米を100日間もらう事を希望

📫 とてつもない量

- 新聞紙を26回2つ折りにすると、富士山より高くなる

https://ja.wikipedia.org/wiki/曽呂利新左衛門 https://ja.wikipedia.org/wiki/2の冪

回路と物理 東大名誉教授 北森俊行先生

「回路での物理はマックスウエルの方程式である。 しかし どんな部品をどのように配置、接続して 目的を達成するかは マックスウエルの方程式は教えてくれない。 そこに目的と構造を関係付ける工学の活躍の場が 広がっている。

大学では数学と物理をしっかり教えておけばよい という意見もあるがとんでもない。」 アナログ電子回路設計を学ぶ アナロググル Bob Dobkin氏

<u>Linear Technology</u> 社訪問(現在ADI社)

これからの半導体設計の研究・教育のヒントを求めて 「アナログ専門会社、優れた技術者多し 高性能アナログICの製品,継続的に収益」 と事前に認識



Bob Dobkin (CTO, Analog Guru)

Steve Pietkiewicz (Vice President)



● 電源電圧、回路に依らない アナログ

- 情報は電圧、電流、電荷などで表現
- 実世界のパラメータと結びつく
- 温度、ノイズ、遅延、安定度などの誤差が 全てアナログ出力に影響を与える。
- アナログ出力の品質は
 生成する回路の性能に依存



初めての言語を習うとき:

単語帳を作る。 新しい単語を一つずつ調べて文章を分析。

アナログ回路設計を学ぶとき: 回路の基礎と様々なデバイス機能を学ぶ。 ノード方程式を書き、個々の回路を検討し 回路動作を調べる。





予備知識 1

ミラー容量、ミラー効果

Kobayashi Lab. Gunma University

ミラー容量 (Miller Capacitance)

利得 –A 倍のアンプの入出力間に 容量C 入力から見た容量は (1+A)倍されC(1+A) に見える (ミラー効果)



ミラー容量 避けたい 積極利用したい



- 小チップ面積で等価的に大容量をIC内で実現 → オペアンプの位相補償容量に使用
- 増幅器利得を可変 → 可変容量を実現



Miller (人名)は Mirror (鏡) ではない

Miller 容量は真空管回路時代に John Milton Miller (米 1882-1962) により指摘



https://en.wikipedia.org/wiki/John_Milton_Miller

利得が1の場合

利得 -A =1 のアンプの入出力間に 容量C 入力から見た容量は ゼロに見える (1+A)倍されたC(1+A) に見える



CMOS A/D変換器の 入力容量解析

群馬大学大学院工学研究科電気電子工学専攻

小暮英行

発表内容

1.入力容量の定義とその求め方 2. CMOS ADCの入力容量 3.MOSトランジスタのゲート容量 4. 差動アンプの入力容量 5.低入力容量差動アンプの提案 6. まとめ

研究目的

高速CMOS ADCのAC性能向上のため

- ・入力容量の非線形性を解析する
- ・非線形性を緩和する回路を提案する

1. 入力容量の定義とその求め方









入力容量の非線形性 → AC性能を劣化させる要因

例. 立ち上がりステップ入力と 立ち下がりステップ入力とで応答が異なってしまう

2. CMOS ADCの入力容量

CMOS ADC

フラッシュ型CMOS ADC入力部

- ・差動アンプN個の並列構成
- ・抵抗ラダーからVref生成
- ・差動アンプに入力電圧Vinと Vrefを供給





シミュレーション条件

- MOSIS $0.35 \mu m$ CMOS process
- BSIM3 model
- *V*refp=2.5V, *V*refm=1.0V
- $R=5\Omega$, $Rl=1k\Omega$
- W/L=100/0.35
- $I_{\text{bias}}=200 \mu A$
- 差動アンプ数 N=45









3. MOSトランジスタのゲート容量













AC解析より帯域 fBW を求める

ニーンゲート容量 $C_{\text{gate}} = \frac{1}{2\pi f_{\text{BW}}R_{\text{on}}}$



- *V*ds が低い方がゲート容量は大きい
- ──> Meyer容量モデルと定性的に合致



ADCの入力電圧が上昇する



□□> 入力容量が増加する

ADCの入力容量の シミュレーション結果に 矛盾する



MOSゲート容量の総和では ADCの非線形性を説明できない



入力容量を調べる



4. 差動アンプの入力容量



AC解析より帯域 f_{BW} を求める \longrightarrow 入力容量 $C_{in} = \frac{1}{2\pi f_{BW}R_{on}}$

21

シミュレーション条件



- BSIM3 model
- $V_{ref}=1.0V \sim 2.5V$
- $Rl=1k\Omega$
- W/L=100/0.35
- *I*b=200µA
差動アンプの入力容量 (Vref=1.75V)



- Vin=Vref 付近で入力容量が増加する
- ・Vin<VrefよりVin>Vrefで入力容量小

(a). Vin≪Vref の領域



入力VinからOFF状態のMOSトランジスタの 容量 CgD, Cgs, CgBが見える

──> 確認するためにダミー容量による解析を行う



(b). *V*in ≈ *V*ref の領域



差動アンプのゲインが高くなる \rightarrow 入力Vinからミラー容量 (1+A)CGD と CGS, CGB が見える





(c). Vin≫Vref の領域



 $V_{\rm in} - V_{\rm m} = const.$

 $\rightarrow C_{GS}$ が見えない

→ 入力VinからON状態のMOSトランジスタの 容量 C_{GD} , C_{GB} だけが見える



Vrefを変えた時の差動アンプの入力容量



*V*in ≈ *V*ref 付近で入力容量が増加する

• *V*in < *V*ref より *V*in > *V*ref で入力容量小

30







Bulk - Vss

Bulk - Source

差動アンプ(Bulk-Source)の入力容量



*V*in ≈ *V*ref 付近で入力容量が増加する

• Vin < Vref より Vin > Vref で入力容量小

33



Bulk - Vss **Bulk - Source** 0.2 0.20 Input Capacitance [pF] nput Capacitance [pF] 0.15 0.15 0.10 0.10 Vref=1.000\ Vret 0.05 0.05 -750\ 25V 0 0 1.2 1.2 1.4 1.6 1.8 2 2.2 2.4 1.4 1.6 1.8 2 2.2 2.4 1 1 Vin [V] Vin [V]

Bulk-Source接続

Vin κ Vref : CGsだけでなくCGBも見えなくなる

CMOS ADCの入力容量の比較



Bulk–Source 接続の方が非線形性が大きい

5. 低入力容量差動アンプの提案





- ・ Vin側MOSと並列にソースフォロワを付加
- 両側のMOSのBulkを駆動

ゲート・バルク間電圧が一定となりCGBが見えなくなる 37

差動アンプの入力容量 (Vref=1.75V)



従来の差動アンプ(Bulk-Vss)に比べ 入力容量が約30%減少

CMOS ADCの入力容量



従来の差動アンプ(Bulk-Vss)を用いたADCに比べ 入力容量が約30%減少

6. まとめ

研究成果

- この研究により次の事がわかった
 - CMOS ADCの入力容量
 - 入力電圧が大きくなると減少する
 - ・その原因は

MOSゲート容量の足し合わせでは説明できない 入力段差動アンプの入力容量を考える必要あり ・入力差動アンプの入力容量特性

Vin \ll Vref: CGD, CGS, CGB が見える

 $V_{in} \approx V_{ref}$: ミラー容量 (1+A) $C_{GD} \geq C_{GS}$, C_{GB} が見える

 $V_{in} \gg V_{ref}: C_{GD}, C_{GB}$ だけが見える

- ・差動アンプ中のMOSのバルク
 - Vssに接続: 入力容量の非線形性 小

ソースに接続:入力容量の非線形性 大

低入力容量差動アンプを提案した

今後の課題

- ・非線形性がADCの性能に与える影響を調べる
- ・実際のADCの非線形性測定



予備知識 2

比較器 (コンパレータ Comparator)

Kobayashi Lab. Gunma University

比較器 (Clocked Comparator)





Clocked Comparator は正帰還利用



フィードバックの種類



Negative Feedback(負帰還)



Positive Feedback(正帰還)

例: 悪循環・好循環・口論・酒の注ぎあい

CMOS A/D変換器の コンパレータの高速化

群馬大学大学院工学研究科電気電子工学専攻

小暮英行





差動入力電流 Iinp, Iinm の大小を比較

ロジックレベルで Qp, Qm を出力



電流入力 Iinp, Iinm 電圧出力 Vp, Vm クロック clkp, clkm

電流入力の大小を 比較・保持



クロックにより2つの動作モードを交互に遷移する

48



$$V_{\rm p} = V_{\rm dd} - R(I - I_{\rm inp})$$
$$V_{\rm m} = V_{\rm dd} - R(I - I_{\rm inm})$$
$$V_{\rm p} - V_{\rm m} = R(I_{\rm inp} - I_{\rm inm})$$

入力電流に比例した電圧を出力



予備知識

カスコード回路 Cascode Circuit

Kobayashi Lab. <u>Gunma Uni</u>versity

カスコードとカスケードは異なる



基本的な電流ミラー(Mirror 鏡)回路



ゲート電圧: M1 は VG, M2 はVG \rightarrow 両者は同じ ドレイン電圧: M1 は VG, M2 はVo \rightarrow 両者は同じでない

厳密には IREF と IOUTは一致しない IOUT は Vo に依存

カスコード電流ミラー回路




スーパーカスコード回路

● 高出力抵抗
 出力電圧 Vo が変化しても出力電流 Io は一定



● 1989年2月頃 フィリップス社(蘭)研究者が ISSCCでの発表内容をUCLAにて講演 → その後 非常にポピュラーな回路技術となる

カスコード回路のもう一つの解釈





高性能カレントミラー回路の 設計とその応用

群馬大学大学院電気電子工学研究科 通信処理システム第二研究室

小林春夫 教授

仁木義規



Kobayashi Laboratory





発表内容



◆ カレントミラー回路について

◆ OPアンプを使用したカレントミラー回路

◆ 高性能カレントミラー回路の提案

◆ 高性能カレントミラー回路の応用

◆ まとめ

Kobayashi Laboratory





Kobayashi Laboratory



カレントミラー回路について

Kobayashi Laboratory



カレントミラー回路とは?



Kobayashi Laboratory

Gunma Universit₅



Kobayashi Laboratory



基本的なカレントミラー回路

Kobayashi Laboratory



Kobayashi Laboratory



式で表すと(チャネル長効果を無視)

$$I_{ref} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})_1^2$$

$$I_{out} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})_2^2$$





Cox:単位面積あたりのゲート酸化膜容量 Kobayashi Laboratoryµn:チャネルの平均の電子移動度





チャネル長変調を考える

「チャネル長変調効果」 ゲートとドレインの電位差が大きくなるほど 反転層によるチャネルの実際の長さは徐々に短くなる

$$I_D \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

λ:チャネル長変調係数

λはVDsが増大した時のチャネル長の変化を相対的に表す ので、チャネル長が長いほどλは小さくなる S G D W

Gunma Universit

Kobayashi Laboratory

例. L=L1とL=2L1の MOSFETのID/VDS特性 例.L=L1とL=2L1のMOSFETのID/VDS特性を図示 $I_D \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{I} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad \text{[:51]},$ $\lambda \propto 1/L$ ID $\partial I_D / \partial V_{DS} \propto \lambda / L \propto 1 / L^2$ L=L1 **Ü=2**L1 チャネル長が2倍 Vbs 傾きは1/4 Lが小さいと傾きが大

Kobayashi Laboratory





最小チャネル長トランジスタを用いた場合

チャネル長変調効果によりIrefとIoutに誤差が生まれる

Kobayashi Laboratory

Gunma Universitz

VGS2

VGS1

基本的なカレントミラー回路のシミュレーション結果



Kobayashi Laboratory



カスコードカレントミラー回路

Kobayashi Laboratory





カスコードカレントミラーの問題点

P点の最小許容電圧

 $V_N-V_TH = V_GS4 + V_GS1-V_TH$

= (VGS4-VTH)+(VGS1-VTH)+VTH

しきい電圧1個分の電圧余裕を "無駄"にしている!

Kobayashi Laboratory



カスコードカレントミラー回路のシミュレーション結果



Kobayashi Laboratory



OPアンプを使用した カレントミラー回路

Kobayashi Laboratory

シミュレーションに使用したOPアンプ

創群馬大学



Kobayashi Laboratory



Kobayashi Laboratory

Gunma Universizo







カスコードカレントミラー回路と同様 チャネル長変調効果の影響は小さいが最小許容電圧が高い

電流のコピー精度◎ 低電圧化×

Kobayashi Laboratory

Gunma Universizz





Vx=VyになるとIref=Ioutとなる

Kobayashi Laboratory

Gunma Universiza

High Compliance regulated cascode current mirror



Kobayashi Laboratory

Gunma Universiza



Kobayashi Laboratory

High Compliance regulated cascode current mirror



Kobayashi Laboratory

Gunma Universize

High Compliance regulated cascode current mirror



M3

M2

777

M4

Х

M1

Kobayashi Laboratory

High Compliance regulated cascode current mirror



Kobayashi Laboratory

Gunma Universiza

M3

M2

TT

M4

X

M1

777



高性能カレントミラー回路の提案

Kobayashi Laboratory



回路解析により M1,M2を線形領域で使用することにより低電圧化可能

このことに着目し、 さらに理想に近づけることを目指した5つの回路を提案する

Kobayashi Laboratory

Gunma Universizo



提案回路(1)



Kobayashi Laboratory



提案回路(1)



 Vrefを高い電圧値にすることで最小許容電圧を

 低くすることができると考えた

 Gunma Universi32



40uA 20uA 0uA 0V 1V 2VVout 電流のコピー精度△ 電流コピーの精度は落ちたが 最小許容電圧を低くすることができた 低電圧化〇 Gunma University

Kobayashi Laboratory



Kobayashi Laboratory

Gunma Universiza


提案回路(2)



R1=R2=1k

Gunma Universi35

Kobayashi Laboratory

國群馬大学





Kobayashi Laboratory



提案回路(2)



創群馬大学

Kobayashi Laboratory

Gunma Universiza

Vdd

Х

Vout

MЗ





提案回路(3)

Vdd



Kobayashi Laboratory







M4をNMOSからPMOSに変えることによって最小許容電圧を低くすることができると考えた

Kobayashi Laboratory





提案回路(3)



Kobayashi Laboratory

Gunma Universi43

Vdd

Vout



高性能カレントミラー回路の提案 (OPアンプの出力を利用した回路)

Kobayashi Laboratory





High Compliance regulated cascode current mirror

OPアンプの出力をM1とM2のゲート電圧に利用できないか? Kobayashi Laboratory Gunma University



提案回路(4)



Kobayashi Laboratory

國群馬大学



OPアンプの出力を利用して、最小許容電圧を低くし、 さらに電流ミラー精度も上げることが出来るのではないかと考えた *Kobayashi Laboratory* Gunma Universi47

提案回路(4)



創群馬大.

Vdd

Vout



提案回路(4)





Vx=VyになるとIref=Ioutとなる

Kobayashi Laboratory



提案回路(5)



Kobayashi Laboratory



提案回路(5)



M3を取り除いて、さらに最小許容電圧を 低くすることが出来るのではないかと考えた

Kobayashi Laboratory



Vdd

提案回路(5)







Voutが小→線形領域使用 Voutが大→飽和領域使用 Gunma Universi53

Kobayashi Laboratory



提案回路(5)をPMOSで構成



Kobayashi Laboratory

會群馬大学

提案回路(5)をPMOSで構成



OPアンプの出力をPMOSカレントミラーにも利用

Kobayashi Laboratory







高性能カレントミラー回路の応用

Kobayashi Laboratory



DACへの応用



従来の電流源を用いたDAC (2bitセグメント型DAC)

Kobayashi Laboratory



DACへの応用



提案電流源を用いたDAC (2bitセグメント型DAC)

Kobayashi Laboratory



提案電流源を用いたDAC



低電圧化、 電流のコピー精度 の向上に成功!!

Gunma University

Kobayashi Laboratory









低電圧化できないか?



提案差動アンプ回路(1)

Kobayashi Laboratory

Gunma Universi63

2V





OPアンプへの応用



Kobayashi Laboratory







各カレントミラー回路のまとめ

	低電圧化	電流コピーの精度
基本的なカレントミラー回路	X	×
カスコードカレントミラー回路	X	0
Basic regulated cascode current mirror	×	0
High Compliance regulated cascode current mirror	Δ	0
提案回路(1)	0	Δ
提案回路(2)	0	Δ
提案回路(3)	0	Δ
提案回路(4)	0	0
提案回路(5)	0	0

Kobayashi Laboratory





レベルシフト回路の解析

群馬大学 工学部 電気電子工学科 通信処理システム工学第二研究室 96305033 黒岩 伸幸 指導教官 小林 春夫 助教授



- 1. 研究の目的
- 2. レベルシフト回路の原理
- 3. レベルシフト回路の動作条件
- 4. レベルシフト回路のダイナミクスの解析
- 5. まとめ
1. 研究の目的



→信号レベルを変換するレベルシフト回路の 設計法を確立する。

このために、次の事を行う。

Oレベルシフト回路の動作条件式の導出 Oレベルシフト回路のダイナミクスの理論 およびシミュレーションによる解析

2. レベルシフト回路の原理

レベルシフト回路とは

- 入力波形と相似で
 信号を出力する回路
- 振幅レベルが異なる





回路の動作説明







①初期状態



③Vout2の電位が下がる

3. レベルシフト回路の動作条件



⇒レベルシフト回路が動作するための



~レベルシフト回路の動作条件~

→十分な時間の後に

$$V_{ddH} - V_{out2} \equiv V_{gs} \geq |V_{thp}|$$
 が動作条件
 \downarrow
 $V_{out2} \equiv V_{ddH} - |V_{thp}|$ のとき
 $I_1 - I_2 \geq 0$ …①
PMOS:線形、NMOS:飽和
MOSの電流式を適用
 $I_1 \equiv K_n \left(\frac{W}{L}\right)_n (V_{in} - V_{thn})^2$ …②
 $I_2 = 2K_p \left(\frac{W}{L}\right)_p \left[(V_{dd} - |V_{thp}|) \cdot |V_{thp}| - \frac{1}{2} |V_{thp}|^2 \right] …③$



Vout2の電位が下降中

 $(2), (3) \rightarrow (1) \downarrow \downarrow,$

レベルシフト回路の動作条件



回路の最低駆動入力電圧 (V_{in})_{min} は

$$\left(V_{in}\right)_{\min} = \sqrt{\frac{K_p\left(\frac{W}{L}\right)_p}{K_n\left(\frac{W}{L}\right)_n}} |V_{thp}| \left(2V_{dd} - 3|V_{thp}|\right) + V_{thn}}$$









①PMOSのW
②電源電圧
$$V_{ddH}$$

③ PMOSのスレショルド電圧 V_{thp}

それぞれ変化させて理論値とシミュレーション値を比較

①. PMOSのWと最低駆動電圧の関係

• PMOSのWを変化

 \rightarrow シミュレーション値・理論値共に $(V_{in})_{min} \propto \sqrt{W_p}$ の傾向が一致。



②. V_{ddH} と最低駆動電圧との関係





③. スレショルド電圧 V_{thp} と最低駆動電圧の関係





~導入式の検証についてのまとめ~

(1).PMOSOW②.電源電圧 V_{ddH} ③.スレショルド電圧 V_{thp}

の三点について、 導入式の正当性を確認

精度の向上⇒厳密なMOSの電流式が必要

4. レベルシフト回路のダイナミクスの解析



→回路を過渡解析したときの出力の遅延時間が問題

⇒遅延の原因を究明、モデル式を立てる





①.t1~t3をSPICEで測定する

•Vout2の遅延時間

 $t\mathbf{1}: V_{ddH} \rightarrow V_{thn}$

•Vout1の遅延時間

t2:
$$V_{thn} \rightarrow V_{ddH} Y_{thp}$$

•全体遅延時間

t3:入力が反転→
$$V_{ddH}$$
 - V_{thp}



PMOSのWと遅延時間の関係



PMOSのW→小:Vout2の立下りが早い

→大:Vout1の立上りが早い

⇒最適なWが存在



ダミー容量:Cmを取り付けた時の出力

 $(V_{ddH}=20_V, V_{ddL}=5_V, W_P=10\mu m, W=50\mu m, E_P 16\mu m, =4.2\mu m)$



Cm→大: Vout1の立ち上がり開始が遅くなる

~ダイナミクスのモデル式の導出~

今までの結果を踏まえてモデル式を導く



4. まとめ

まとめ

〇研究成果

- •レベルシフト回路の動作条件式を導出した
- •レベルシフト回路のダイナミクスの微分方程式を導出した

〇今後の課題

・MOSの厳密モデル式を用いて
より高精度な動作条件式の導出
・ダイナミクスを表す微分方程式の解析

PMOSのWと遅延時間の関係 (*V_{ddH}*=20v、*V_{ddL}*=5v、*W_N*=50µm、*L*_F16µm、*L*_F4.2µm)



シミュレーション結果

PMOSのWが小さければ小 さいほど早いわけではない

最適なWの設計が必要。



~シミュレーション結果~

ダミー容量と遅延時間の関係を証明 ↓ 寄生容量がレベルシフト回路の スピードを遅くしている原因の一つと いえる

まず、回路の片側だけについて、考えてみる。



レベルシフト回路の動作条件



回路の動作条件について

(1)VinがLoからHiに反転すると、MN1はONからOFFに、MN2は OFFからONになる。

(2)MP1がOFF からONになるためには

$$V_{p} \equiv V_{dd} - V_{out2}$$

とすると、
 $V_{p} > | (V_{th})_{PMOS} |$ を満たせばMP1は反転する。
3) Vout1が反転すればMP2もONからOFFに反転。

レベルシフト回路の実際の回路への使用例

・チャージポンプ回路に使用

$$(3, 4) \rightarrow (2)$$

$$K_n \left(\frac{W}{L}\right)_n (V_{in} - V_{thn})^2 \ge 2K_p \left(\frac{W}{L}\right)_p \left[\left(V_{dd} - \left|V_{thp}\right|\right) \cdot \left|V_{thp}\right| - \frac{1}{2} \left|V_{thp}\right|^2 \right]$$

$$\therefore V_{in} - V_{thn} \ge \sqrt{\frac{K_p \left(\frac{W}{L}\right)_p}{K_n \left(\frac{W}{L}\right)_n}} |V_{thp}| \left(2V_{dd} - 3|V_{thp}|\right) \quad \dots 5$$

 $:: 回路の最低駆動電圧 <math>(V_{in})_{min}$ の一時近似式は

$$(V_{in})_{\min} = \sqrt{\frac{K_p \left(\frac{W}{L}\right)_p}{K_n \left(\frac{W}{L}\right)_n}} |V_{thp}| (2V_{dd} - 3|V_{thp}|) + V_{thn} \cdots 6$$

襷掛け(たすきがけ)回路の不思議

- Clocked Comparator での正帰還
- ヒステリシス Comparator
- 左右出力の異なるタイミングでの立上り/立下り
 - レベルシフト回路
 - 電流源型DA変換器での電流スイッチドライバ




研究室からの関係発表論文

 [1] H. Kogure, H. Kobayashi, Y. Takahashi, T. Myono, H. Sato, Y. Kimura, Y. Onaya, K. Tanaka, <u>"Analysis of CMOS ADC Nonlinear Input Capacitance</u>", IEICE Trans. Electron, vol.E85-C, no.5, pp.1182-1190 (May 2002).

[2]<u>仁木義規</u>,小林春夫、 「<u>高性能カレントミラー回路の設計とその応用</u>」、 電気学会、電子回路研究会、千葉(2005年3月)。