2021年7月19日(月)

計測制御工学 第14回講義

時間デジタル変換回路

小林春夫 群馬大学大学院理工学府 電子情報部門 koba@gunma-u.ac.jp

下記から講義使用 pdfファイルをダウンロードしてください。 出席・講義感想もここから入力してください。

https://kobaweb.ei.st.gunma-u.ac.jp/lecture/lecture.html 1

2020年7月2日

特許に関して

Doing things differently is easy. But doing things better is hard ! (Thomas Edison)

群馬大学 小林春夫

特許制度「発明を公開する代償として独占権を付与する制度」 中世 ベニス(イタリア)で生まれ イギリスで発展した制度

- 発明者:発明を公開する代わりに「報償」(独占権)を受ける
- 産業界: 公開された発明・技術をもとに産業が発展 → 両方が利益を得る

GRIP 知財ニュース 2006 年度号

研究者からの提言



研究教育活動と特許出願 特許は自分に未知の世界、それゆえ出願が魅力

工学部電気電子工学科 教授 小林 春夫

私は10年前に群馬大学に着任以来、毎年数件ずつ特 許出願を行うよう心がけている。

アピールのためである。もう一つは学生への教育のためで たいと常々思っている。 ある。出願したい内容の説明の弁理士さんへの説明・打ち 合わせには初回は私も参加するが、2回目からは研究を担 特にハードウェア技術者になかなか認めてもらえないという 当している学生達だけにまかせる。また明細書のチェックも 学生達に行わせる。

このような経験を積ませることで、どのような内容なら特 許出願できるか、特許出願とはどういうものかを実践により 理解させる。卒業後企業で働くときにすぐ役立つ経験にな るだけでなく、早くから特許に関心をもつことで、ある年代にわち特許・知的財産は私にとってまだまだ理解できていな 達したときに(弁理士として独立する等)特許関係で身を いことが多いので、少しでも理解したい、そのためには自分 立てることも職業選択肢の一つになり得えよう。

また彼らの研究分野の特許検索を行わせるが、これは 研究の方向性を決めるのにきわめて有用である。

特許出願が100件を越えて内容も優れているという傑 出した技術者・研究者の方が世の中にはたくさんおられ、ど 理由の一つは企業との共同研究の研究成果としてののようにしたらあのように特許出願できるか、少しでも近づき

> 論文・学会発表だけで特許出願をしなければ、企業の 経験をしている。また、よい特許とは何かということや、特許・ 知的財産の社会的・産業的意義について関心をもってい るが、時代により変化するようであり、また様々な立場の人 がいろいろなことを言っている。

知的財産に関係した報道にも注意を払っている。すな でも特許出願をしていきたいということが毎年数件ではあ るが出願をしていくモチベーションとなっている。

20年前のナポリ大学との交流記

2000年3月海外研究開発動向調查派遣(欧州大学訪問)

電気電子工学科 小林春夫

1. はじめに

「エレクトロニクス分野の研究開発では米国に目が行きがちであるが、欧州からも良い 研究が生まれている」「西洋文明発祥の地の欧州からはときどき全く新しい技術が生ま れるので目が離せない」ということをよく耳にする。筆者は米国の西海岸に3年間いた ことがあるが、今度は欧州のエレクトロニクスを学びたいと思っていたところ、ナポリ 大学の Arpaia 助教授から論文を投稿してくれ との手紙をもらった。そこでそのつてを 頼りに今回の 2000 年 3 月 4 日―26 日の約 3 週間での欧州の電子計測技術・アナログ集 積回路設計の分野の大学訪問を実現させた。

2. ナポリ大学(University of Napoli, Federico II, 南イタリア)

ナポリは南イタリアの中心都市として栄えてきたが、ここのナポリ大学はゲルマン系の神聖ローマ帝国フェデリコ2世が15世紀に設立したヨーロッパ最古の大学の一つで、イタリアではローマ大学、ミラノ大学に続いて3番目の規模の大学である。ここの 電子計測工学分野の Arpaia 助教授を訪ねた。

このグループは Cennamo 教授が研究上のリーダで、「科学上の豊富なアイデアをも ち、グループのメンバーの面倒見がよく、予算や政治的な駆け引きには疎い、真の科学 者」(Arpaia 助教授)である。Cennamo 教授は計測システムを Web に接続し、インタ ーネットで制 御・観測できるシステム(Remote Measurement System based on Network) の研究を南イタリアの他大学(カラボリア大学、サ ンニョ大学等)と協力して立ち上 げ、この研究はまもなく国家プロジェクトになるとのことである(これは「欧州からの 新しい技術」ではないか)。超高速に信号波形を取り込むための Tektronics 社のスキャ ン・コンバータの特 性補償の研究でも成果を上げてきた。Arpaia 助教授は AD 変換器 の測定・評価・モデリング技術、計測分野での品質管理・パラメータ最適化法(Taguchi Method の応用)、各種センサの特性補 償等の研究を行っている。Taguchi Method の創 始者 田口玄一氏は群馬大工学部の前身の桐生高専の出身と伝えると大喜びしていた。 米国や欧州各国の研究者と共同研究を行っており、学生をあちこちに送り込みまた自分のところにも受け入れている。例えばΔΣAD変換器の特性補償アルゴリズムを米国の Rhode Island 大学と共同で開発している。

長老の Langella 教授は「工学の研究は理論だけでなく実験で検証されなければなら ず、最終的には産業界で使われてその有効性が示されねばならない」という考えを持っ ている。D'Apuzzo 教授はクロックのジッタ・位相ノイズの計測技術、テレコム用計測 システムの研究を行っている。

ナポリ大学の電気工学科では修士課程卒業まで最短で5年であるが実際は平均8年 かかり、また入学者が卒業できる割合が4-5人に1人であるので、少し制度を変更し ようとしているとのことである。大学教授は相当激しく仕事をしている。

Arpaia 助教授の家に何度も招待していただき、また休日はご家族とナポリ市内やポンペイ遺跡の観光に連れて行っていただいた。イタリアではローマ・カソリックに基づいて家族を大事にし、母親の存在感が強い母系社会であることが感じられた。ナポリの中心のビルは日本人により設計され、ベスビオス火山近辺の住民の避難方法は日本の都市工学者と共同研究されている等、建築・土木関係ではナポリと日本とは交流がある。南イタリアでは朝は9時くらいから仕事が始まるので朝食は7-8時くらいであるが、昼食は14時、夕食は20時半くらいからで、食事の時間は日本と大きく異なる。また、南・北を問わずイタリアでは英語は大学では大体通じるが、町中では5人に1人程度である。なお群馬大 SVBL で Arpaia 助教授を 2000 年7月から 1ヶ月間招聘予定である。

3. イタリア 空軍学校(Italian Air Force of Academy, 南イタリア)

ナポリ湾の岬の突端のプツオリにイタリア空軍学校があり、ナポリ大学の Cennamo 教授はここの教授(電子計測分 野担当)も兼任しており、ご厚意により連れていって いただいた。Cennamo 教授のお父さんが物理学者としてこの学校に多大な貢献があった とのことで、その名前が掲げられている研究室が残っている。この学校は定員130人 のところ入学志願者は男子6千人、女子7千人と大変な競争率であり、入学後もパイ ロットのコースで卒業できるのは約半数とのことである。また一部ナポリ大との単位互 換も行っている。航空機のエンジンや電子計測器等の教育設備が充実していた。ここ では教育だけでなく研究も行っているらしいが、(当然のことであろうが)説明・見学 は教育機関としての内容で研究機関としてのものは一切なかったが、将校の方々が時間 をとって説明してくれ最大限の歓迎をしてくれた。

4. サンニョ大学、サレルノ大学(University of Sannio, University of Salerno,

南イタリア)

ナポリからバスで内陸に向かって約1時間行くと、古代ローマ遺跡が点在する一方近 代的で閑静な町ベネベントに着く。そこのサンニョ大学はサレルノ大学の一部が分離・ 独立したもので、そこのコンピュータ・サイエンス学科の Daponte 教授を訪ねた。教授 には99年6月に日本での学会(IMEKO)の際に群馬大 SVBL に招待し講演をしていた だいている。またナポリ大の Cennamo 教授の卒業生でこのグループと密接に交流して 研究を行っている。

Daponte 教授は電子計測出身、現在がコンピュータ・サイエンス学科にいるので周囲 にソフトウェアの専門家が多い、欧州でテレコム技術・産業が急速に伸びているという ことを背景に、テレコム用信号処理アルゴリズム、AD/DA 変換器モデリング技術、電 力品 質解析システム、インターネットを用いた分散計測システムの研究を行っている。 「AD/DA 変換器技術では、これからテレ コム用の (i) AD 変換器とトランスミッショ ンを 組み合わせたシステム、(ii) DA 変換器、(iii)画像デジタイザ、のモデリング とキ ャラクタリゼーションが重要だ。AD/DA 変換器をどう作るかの研究は多 いが、これら のモデリングの研究はほとんどなされていない」、「テレコミュニケーション技術、イ ンフォメーション・テクノロジーは我々の未来である。現在 欧州はこの分野の研究を するのに最も適している」と力説している。

Daponte 教授と品質管理・電子計測分野でつながりがある FINMEK グループの PBA 社のエレクトロニクス工場を見学させてもらった。「南イタリアにエレクトロニクス工 場はまだ少ないが我々のマイクロ・エレクトロニクスの実力を見て欲しい」とのことで、 高品質・高技術 の印象を受けた。「この工場の品質管理にシックス・シグマ(6 σ) 法の導入を検討している。」最新の設備が導入されて自動化されている一方、一部人手 による部分も残されており、これは「完全に自動化すると従業員の職を奪ってしまうた め」とのことだ。またサレルノ大学も(学生に)案内してもらった。「これから群馬大、 日本と交流を深めていきたいので、我々の全てを見て欲しい」とのことである。 Daponte 教授は国際交流に力を入れ始めており、現在2人の外国人研究者を受け入れて いる。その一人のスロバキアからの Saliga 助教授は「非常に良くしてもらっている」と 言っている。また学生を卒業研究のため各地の企業(Nokia, Ericsson, Alcatel 社等)に送 り込んで共同研究をしているとのことだ。

教授は海岸線の美しいアマルフィ・コーストのミノリ市に住んでいるので、そこのホ テルに1泊した。この地にはクリントン大統領夫妻やハリウッド・スター等が保養にく ることもあるそうだ。その昔アフリカのサラセン帝国の海賊船の攻撃に対抗するために 作った灯台や城壁などが残されている。南イタリアは統一王朝がなかったためフランス、 ゲルマン、スペイン等何度も支配者が代わったとのことである。



4. カラボリア大学(University of Calabria, 南イタリア)

ナポリから南に電車で約2時間、イタリア半島の最南端近くのコゼンツアは古代ロー マ遺跡が残り、ピタゴラスやタレス等の哲学者が輩出したことで知られる。Arpaia 助教 授からの紹介で、ここのカラボリア大学の Grimaldi 教授を訪ねた。カラボリア大学は比 較的新しい大学で、米国のキャンパスをモデルにした近代的な建物からなり学生数は約 2万人でイタリアでは中規模の大学である。Grimaldi 教授は Cennamo 教授の卒業生で、 ナポリ大学グループと共同でインターネットを用いた分散計測システム、トランスデュ ーサの特性補償、信号処理アルゴリズムの研究をしている。南イタリアにはエレクトロ ニクス産業はほとんどなく、大学にも半導体デバイスのような分野はないがソフトウェ ア産業は盛んということである。

イタリアにはいわゆる南北問題があり、失業率は北は5%に対し南は25%程度と 聞かされるとその数字だけでは驚くが、訪れた南イタリアの町はいずれもきれいで近代 的な建物が立ち並び郊外の高速道路も立派であり、また医療費・教育費はほとんど無償 とのことで、この数字が社会の実態をあらわしているわけでもないと思う。

6. パビア大学(University of Pavia, 北イタリア)

パビアはミラノの少し南に位置し、欧州で(独、英と比べても)最も経済的に繁栄し ている地である。ここのパビア大学は18-19世紀に電池の発明者のボルタ(Volta)が 教鞭をとったところであり、 構内にボルタの像が残っている。アナログ集積回路の研 究グループはイタリアでは少ないが、パビア大学はこの分野で世界的にレベルが高く、 Maloberti 教授の率いる集積マイクロ・シ ステム研究グループ、Castello 教授のマイク ロ・エレクトロニ クス研究グループ、Manfredi 教授の電子計測研究グループとがある。 今回は Maloberti 教授グループの Malcovati 助教授にコンタクトした。Maloberti 教授グ ループではセンサ・イン ターフェース回路、低電圧 Δ Σ AD 変換器(変調器、デジタ ル・フィルタ、モデリング)、フラッシュ・メモリ、光センサチップ、AD 変換器線形 性補正アルゴリズム、アナログ回路へのデジタル回路からの基板ノイズ、低電圧バンド ギャップ参照電圧発生回路等の研究開発をしている。またここで開発した補聴器用 IC はそのまま製品になったとのこ とである。Castello 教授はアナログ・フィルタ回路で著 名であるが現在はマイクロ波研究グループと協力しながら CMOS RF 回路の研究に力を 入れている。 現在ほとんどの回路ブロックの設計・評価ができ、今後はそれを組み合 わせたシステムを構築していくとのことだ。日本企業からもアクセスがある。電子計測 グ ループは低ノイズ回路設計等の研究をしている。これらのグループからスピン・ア ウトして集積回路設計センター (ベンチャー企業) もできている。 なお若い Malcovati 助 教授は間違いなくこれらの分 野の次の世代の世界的リーダになっていくと思う。

パビア大学のこれらのグループは SGS-Thomson Microelectronics 社(以下 STM 社)と 密接な関係を持っている。パビア大と同社の共同研究プログラム(Studio Di Microelettronica)でパビア大のこの分野をバックアップし、学生の就職も同社に多く、 同社から研究者も何人か来ており、フラッシュ・メモリの研究をしている Torelli 助教 授も同社出身である。ミラノ近辺には LSI Logic 社、Maxim 社等エレクトロニクス企業 が多いとのことだ。

北イタリアのエレクトロニクス分野ではミラノ工科大学、トリノ工科大学がレベルが 高いが(ミラノ工科大学の核物理実験用の低ノイズ高精度回路技術以外は)アナログ集 積回路設計の研究グループはほとんどないとのことである。一方南イタリアのシシリア 島のカターニアに STM 社の設計センターがあり、同地区の大学で STM 社と連携しア ナログ集積回路研究室ができているとのことである。

休日にミラノのレオナルド・ダ・ビンチ科学博物館に遊んだ。この国のダ・ビンチ、 ガリレオ、マルコニ、ボルタ等の人たちが新しい科学技術に挑戦し近代科学技術の基礎 を築くのに大きく貢献したということを 再認識させられた。



7. アインドホーベン工科大学(Eindhoven University of Technology, オランダ)

アインドホーベンは Philip 社の発祥の地で研究所や多くの工場等があり地元の人は 「Philip 社の都(Capital of Philips)」と呼んでいる。滞在したホテルには日本人ビジネス マンも多かった。この地のアインドホーベン工科大学はオランダの3つの工科大学の一 つ(他は Delft と Twente) で近代的な大学であり、ここの Mixed-Signal Microelectronics グループの Roermund 教授を訪ねた。同グループでは 物理デバイスのグループ等と交 流し、フラッシュ AD 変換器の新しい構成、バンドパス Δ Σ AD 変換器、基板ノイズ減 少のため の自動レイアウトを行うアナログ LSI CAD、RF 回路、ナノ技術、ニューラ ル・ネット LSI 等の研究を行っている。このグループの Vandamme 助教授は低周波ノ イズ(1/f ノイズ)の研究を長年精力的に行ってき ており、最近は LSI のワイア・ボンデ ングの接触の 信頼性診断に 1/f ノイズを用いることを提案している。また「デバイスか らの 1/f ノイズの物理的発生メカニズム はまだ完全には解明されておらず、75年間 未解決の問題である」と力説されていた。AD 変換器で著名な Plassche 教授は昨年 Broadcom 社に移籍された。

筆者は 1996 年にオランダのデルフト工科大学(Huijsing 教授)を訪れたことがあるが、 ここでは DIMES (Delft Institute of Microelectronics and Submicron Technology)という研究 施設で CMOS, Bipolar プロセスを持っており、チップ上にセンサも集積したスマート・ センサ等の試作を行っていたのが印象的であった。またオペアンプ回路等では毎年のよ うにレベルの高い国際会議(ISSCC等)で発表している。

これらのオランダの工科大は (集積回路の分野だけに限らず) Philip 社と技術的に密 接に交流しており、共同研究で LSI を Philip 社がファブリケートすることもしばしばあ るとのことである。Roermund 教授は Philip 社研究所の出身であり、同社から博士課程 に戻ってきた学生もおり、学生の就職も含めて人的交流も盛んであるようだ。これらの 人達や大学はこの国の宝だという印象を受けた。

8. ルーア大学(Ruhr University, Bochum, ドイツ)

ドイツで日本人が多いことで知られるデュッセルドルフから電車で約1時間、森に囲まれた閑静なボッヘムにドイツで6番目の規模のルーア大学がある。ここの Langmann教授、Rein教授、Schreiber教授のグループはSiGe HBTの技術を中心に、超高速バイポーラ・アナログ回路技術で世界的に著名なグループで、「彼らの研究は技術ではなく芸術である」と評する人もいる。このLangmann教授を訪ねた。

SiGe HBT はここ 2-3 年の間に半導体産業で急速に実用化が進みつつあるが、このグ ループはその将来性を見込んで 1990 年から取り組んできた。デバイス・プロセス担当 の Schreiber 教授は「最初はトランジスタ単体も動作しなかったが、Si BJT にはない SiGe HBT 特有の問題を次々に解決し、現在まで大学の設備で ft=70GHz, fmax=70GHz の高速 SiGe HBTIC を実現している。IC のマスクも大学で作成できる。」回路担当の Langmann 教授、Rein 教授ではこの SiGe HBT でいくつかの通信用超高速 IC を実現している。ま たこの大学での SiGeHBT プロセスに限らず、産業界の SiGeHBT, Si BJT プロセスを用 いて、クロック・リカバリ回路、ミキサ、VCO、高速光ファイバ伝送回路 2-5.8GHz 移 動通信用回路、1GS/s 10b T/H 回路等の高速回路を研究開発してきている。研究室の高 速回路の評価技術もレベルが高いとの印象を受けた。さらに Rein 教授は超高速バイポ ーラでは従来の SPICE モデルでは不十分なので独自にモデルを開発している。 Langmann 教授は技術がバイポーラから CMOS に移ってきているので、CMOS 回路の研 究として Vertical MOS のモデリングの研究を始めており、次に高速 MOS 用のモデリン グにつなげていきたいとのことだ。

これらのグループは IBM 社、HP 社その他の企業との連携も密である。一方、オラン ダでも聞いたことだが、現在就職は極めて良いのにエレクトロニクス専攻を希望する学 生が少ないのが悩みの種とのことだ。現在ドイツでは この分野の技術者が足りないの で永住権を発行して外国人技術者を受け入れている。

9. スイス連邦工科大学(ETH Zurich, スイス)

スイスの商工業の中心都市チューリヒは、2つの山に囲まれた谷に市街地が広がりその先が湖になっている美しい街である。その一方の山の中腹にスイス連邦工科大学があり、ここの Integrated Systems Lab の Huang 助教授を訪ねた。同助教授は博士課程の学生を15人もちアナログ集積回路設計グループを率いている。この他にテクノロジーCAD、プロセス・デバイス、集積回路システム設計・テストの研究グループがある。Huang 助教授は現在無線通信用集積回路設計の研究に最も力をいれている。具体的には0.25 μ m CMOS GSM Transceiver, GSM 用 Δ Σ AD 変換器、第3世代 UMTS 用回路、ページャ

ー、オンチップ・インダクタンスを用いた 1GHz LC 発振回路、1.57GHz GPS 回路(時計用)、水晶発振回路 (時計用)、線形位相アナログ・フィルタ、スマート・パワー、 センサ・インターフェース、SAR AD 変換器、OTA 回路の最適化設計等の研究を行って きており、その幅広さおよびレベルの高さには驚かされる。日本の大学で CMOS RF 回 路の研究をやっているところが全くないのは問題であろうと指摘されていた。

共同研究先は近くに Philip 社と時計メーカーがあるが、フランス、ドイツ等かなり離 れたところまででかけなければならない、CMOS RF 回路(CMOS GSM Transceiver)の 研究で日本メーカー(東芝)と5年間の共同研究 を行い、研究成果は多くの学会で発 表してきた、Lucent Technology 社・Rockwell 社とも連携しているとのことだ。Huang 助 教授と話して感じたことは、研究テーマの選定に当たっては、自分の興味だけで決め るのではなく、今後のエレクトロニクス産業で重要になる分野を予想しそこに何が貢献 できるかを強く意識しておられているようで、同助教授が世の中の動きに非常に鋭敏で あるということである。

本格的な研究は博士課程の学生が担当しているが、修士課程でも教育目的でその研究 の一部の集積回路を回路・レイアウト設計及び試作されたチップの評価をしている。欧 州の大学での研究教育用に集積回路をファブリケートするファンダリは大学のプロセ ス、共同研究の企業、EuroPractice, AMS 社 等である。この大学のテクノロジーCAD の グループからベンチャー企業 (ISE)が設立されたが「まだ億万長者は生まれていない」 とのことである。



10. おわりに

欧州の大学でも産学協同が推奨されてきており、シリコン・バレーのようではないが、 少しずつ大学からベンチャー企業が生まれている。現在欧州の経済は好調で修士卒で就 職状況がよい、博士号取得者は産業界で 米国社会でほど評価されないということで博 士課程の学生の確保に苦労している大学も多い。また、Daponte 教授の次の言葉が欧州 の現状を表わしていよう。「2002年1月で通貨はイタリア・リラが廃止されユーロ だけになる。そこ(サンニョ大学)にヨーロッパ・ユニオンとイタリアの2つの旗が掲 げられているが、近い将来ヨーロッパ・ユニオンの1つの旗だけになり、ヨーロッパ・ ユニオンが経済的・政治的に統合されヨーロッパがよりよい方向に進んでいくことを期 待している。」

今回の欧州訪問後に日本を振り返ると、欧州に比べ 日本には多くのエレクトロニ クス・メーカーがあり日本の大学のエレクトロニクス専攻分野はもっとよりよい環境に なり得るのではないか、欧州一国から見ると日本は経済的だけではなく面積的にも人口 的にも大国であるという思いを強くした。

今回の視察で大学を訪問して説明を受けただけでなく、筆者も5大学でセミナーを行い、こちらの研究も紹介し研究交流を深めた。南イタリアの大学等では日本を訪問したい人が多いので今後さらに交流が深まると思う。なお筆者は 1996 年にベルギーの Katholieke Universiteit Leuven (Steyaert 助教授)を訪問したが、ここと同地区にある産学協同の研究機関 IMEC もアナログ集積回路設計等のエレクトロニクス分野にて世界で 最高レベルであることを付記しておく。

どの大学でも大変親切にしていただいた。また今回の海外派遣では事務の方々も含め まして 群馬大 SVBL 関係者に大変お世話になり、この場を借りてお礼を申し上げます。

以上、下記より

小林春夫、「海外研究開発動向調査派遣(欧州大学訪問)」、群馬大学サテライト・ベンチャ ー・ビジネス・ラボラトリー平成11年度年報、pp.154-160 (2000 年 6 月).

注:イタリアの地名

ナポリ (Napoli, Naples) は同じ都市を別の表記

ベニス(Venice) と ベネチア(Venezia) は同じ

ローマ(Roma, Rome)は同じ

フィレンツェ(Firenze)とフローレンス(Florence)は同じ

2016年7月22日

21st IEEE International Mixed-Signal Testing Workshop (IMSTW)

参加報告 (於 スペイン カタルニャ 2016 年 7 月 4 日-6 日)

群馬大学 理工学府 電子情報部門 小林春夫

IMSTW はアナログデジタル混載 IC のテスト技術に関するワークショップで、 これまで米国(Santa Barbara)、台湾(台北)、ブラジル(Porto Algero)、フランス(Paris) で開催されたものに参加し、今回のスペイン開催のに 5 回目の参加である

(累計 10 件の論文発表した)。 <u>http://tima.imag.fr/conferences/imstw/imstw16/</u>

毎回 30-50 名の参加者であり、参加者が少ないワークショップも考え方によって は利点もあると感じている。

今回は 1st IEEE Federative Event on Design for Robustness (FEDfRo)と称して、 22nd International On-Line Symposium 1st International Verification and Security Symposium と合同開催であり、参加者は 100 人弱程度であった。 http://tima.imag.fr/conferences/fedfro/fedfro16/

いつもは日本人は筆者だけの場合が多いが、今回は3つのワークショップでの 合同開催なので日本から何人かの参加があった。

合同でのパネルセッションで

DFT vs. Security – Is it a Contradiction? How Can We Get the Best of Both Worlds が開催された。そこで、「Design for Test と Design for Security は相反する問題と いうが、工学では相反する課題を適切なバランスととって解決しようとするの は通常の問題である」という解釈が面白かった。

次の2件の発表を行い、1件の共著者になっている。

- [1] Congbing Li, Junshan Wang, Haruo Kobayashi, Ryoji Shiota, "Timing Measurement BOST Architecture with Full Digital Circuit and Self-Calibration Using Characteristics Variation Positively for Fine Time Resolution",
- [2] Richen Jiang, Congbing Li, Mingcong Yang, Haruo Kobayashi, Yuki Ozawa, Nobukazu Tsukiji, Mayu Hirano, Ryoji Shiota, Kazumi Hatayama, "Successive Approximation Time-to-Digital Converter with Vernier-level Resolution",

[3] (Invited) Peter Sarson, Haruo Kobayashi, "Using Distortion Shaping Technique to Equalize ADC THD Performance Between ATEs"

欧米では研究発表に対して日本とは反応が異なるように感じている。

ワークショップが開催されたスペイン カタルニャ州にはバルセロナ市がある。 1992 年のバルセロナオリンピック、建築家のアントニオ・ガウディ、画家の ピカソやゴヤのゆかりの地として知られている。



帰りにオーストリアのグラーツ市にある機関を訪問した。20年位前に田舎の 数百年前の古城(Castle)が売りに出されたのでそれを買い取り、内部を改装して デザインセンターにしてまわりに半導体工場をつくったとのことである。古城 についていた大きな池に工場排水を流し、そこの魚が生きているということで 有害物質は排出していないということを示していると説明していた。欧州には このように古城を改修して設計センターにということは他にもあるとのこと。

欧州の会社の文化は日本の会社と米国シリコンバレーの会社の中間くらいで あろう。半導体分野ではアナログ IDM (Integrated Device Manufacturing), Fabless 等やり方はいろいろあると思った。孫子の「正」と「奇」の組み合わせは無限 であるとの言葉を思い出した。

また、ある展示会で欧州のある会社が Best-In-Class を目指した製品開発をして いると説明していたのが印象に残っている。エレクトロニクス、半導体分野で 欧州から学ぶことはたくさんあると思った。

筆者の発表



Analog/Mixed-Signal BIST, BOST



上記のスライドのプレゼンで 最後に"I don't know about European companies" と言うと 聴衆から "BIST ! " という野次(?) が飛んだ。











バルセロナ市







バルセロナは建築家アントニオ・ガウディのゆかりの地

サグラダ・ファミリア(Sagrada Família) 聖家族 贖罪教会







ワークショップのソーシャル・イベントでグエル公園 (Guell Park) を訪問







グラーツ(Graz) はオーストリアの第2の都市、人口20万人程度。ドイツ語圏 テスラは 1875 年 グラーツ大学で学ぶ.

ケプラーは1594-1599 年 グラーツ大学にて数学と天文学を教える.



今回の出張で、集積回路技術/産業は新しい時代を迎えていると漠として思った。

20th IEEE International Mixed-Signal Testing Workshop 参加報告

-ミクストシグナルICテスト容易化技術への挑戦-

於 フランス パリ第6大学 (Université Pierre et Marie Curie)

開催日 2015 年 6 月 24 日-26 日

http://tima.imag.fr/conferences/imstw/

群馬大学と半導体理工学研究センターとの共同研究成果を発表

発表論文題目: Timing Measurement BOST With Multi-bit Delta-Sigma TDC McGill 大学(カナダ)の先生等より好意的なリスポンス

参加者 60名強 (北米、欧州、日本から。 日本からは1名のみ。)

アナログスキャン、アナログ故障シミュレーション、アナログ故障モデル、 アナログ故障検出率、アナログ回路の欠陥ベーステスト等 長年研究されてき ているが まだ実用化レベルのものは少ない。産業界で大きな関心。 工学的センス(「100%でなくてもある程度」というアプローチ)から、これ らの分野で実用化を目指した発表がいくつかあり。欧米ではコンソーシアム (ETS2)でこれらの問題へのシステマッテックなアプローチを開始している。

アナログICの経年劣化のいくつもの研究発表。

車載用 I C分野での欧州での共同プロジェクト成果報告あり AUTOMICS: Pragmatic solution for parasitic-immune design of electronics ICs for automotive

欧州では地道で合理的な科学技術の研究がおこなわれているという印象あり。

車載/医療応用IC等でますます重要になってきているが 日本の大学では、アナログ/ミックストICのテスト容易化技術の研究を 行っている研究室はほとんどない。

開拓者精神:

アメリカ西部開拓時代のフロンティアの開拓者たちを象徴とする精神のあり方。 旺盛な意欲と行動力、前人未到の分野に踏み込むことを恐れない勇気。

会場

パリ第6大学。大学名にキュリー夫妻の名前が冠されている。 理学・工学・医学分野

パリ大学(仏: Université de Paris)

- フランス共和国のパリ、クレテイユおよびヴェルサイユの3大学区にある 13の大学の総称。
- 多くのノーベル賞受賞者を送り出している他、政治学、科学、物理学、神学などの 分野で優秀な学者を輩出。
- 芸術の教育機関としても名高い。
- パリ大学の起源は12世紀前半
- 1970年に第1から第13大学までの独立した大学群に編制。
- 大学は 1257 年にフランスの神学者ロベール・ド・ソルボンが神学部学生用の ソルボンヌ寮を設立して以降「ソルボンヌ(Sorbonne)」と呼ばれる。
- 大学が必ずしもソルボンの思想に基づいているわけではない。
- 現在の 13 校の中で第1から第4大学までがソルボンの意思を受け継ぐ伝統的な教育を 行っており、そのうち3校(第1、第3と第4大学)はソルボンヌを冠としている。

(Wikipedia より)



パリ第6大学 工学部、理学部





フランスは伝統的に数学が強い印象を持っている。 かつて、数学科志望の多くの学生は第二外国語でフランス語を選択したことを思い出す。





パリ第6大学 医学部





学会のソーシャルイベント













夏にはセーヌ河の両岸にはピクニックの人たちであふれるとのことである。















夜の9時過ぎまで明るく、気温は東京よりやや低い。 6月はパリを訪れるのによい季節とのこと。
















ーつーつが密度が濃い。















パリ市内地下鉄(メトロ)



Bastille、La Fayette 等 フランスの歴史にでてくる地名、人名の駅名にも 出会う。 シャルルドゴール国際空港 (Charles De Gaulle International Airport)



旅上

ふらんすへ行きたしと思へども ふらんすはあまりに遠し せめては新しき背広をきて きままなる旅にいでてみん。 汽車が山道をゆくとき みづいろの窓によりかかりて われひとりうれしきことをおもはむ 五月の朝のしののめ うら若草のもえいづる心まかせに。

1913 年 4 月 「純情小曲集」より

萩原 朔太郎 明治 19 年~昭和 17 年 群馬県前橋市出身

(写真 文責 群馬大学 小林春夫)

時間は最も貴重な資源

「成果を上げる者は、 仕事からスタートしない。 時間からスタートする。

計画からもスタートしない。 まず、何に時間がとられているかを 知ることからスタートする。



次に、時間を奪おうとする非生産的な要求を退ける。 そして、得られた自由な時間を大きくまとめる」

マネージメント学 ピーター・ドラッカー

フラッシュ型タイムデジタイザ回路の ヒストグラム法による自己校正の実験検証

<u>〇中條剛志1</u> 平林大樹1 加藤健太郎2 李 从兵1 李恩思1 小林佑太朗1 王俊善1 佐藤幸志3 小林春夫1

1:群馬大学 2:鶴岡高等専門学校 3:光サイエンス

Supported by STARC

Gunma University Kobayashi Lab

アウトライン

- 研究背景
- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- 測定結果 評価
- まとめ

アウトライン

- 研究背景
- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- 測定結果 · 評価
- まとめ



TDC(Time-to-Digital Converter)は2つのデジタル信号の時間差を デジタル値に変換

微細化CMOS LSIにおいて、TDCは時間領域アナログ回路のカギとなる

(センサ回路, All-Digital PLL, ADC, 変調回路等)

アウトライン

• 研究背景

- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- 測定結果 · 評価
- まとめ

フラッシュ型TDC



フラッシュ型TDCの動作



TDC回路内の遅延素子バラつき



遅延素子の製造ばらつき

・ 遅延 τ の製造ばらつき

 「相対ばらつき」
 → 非線形性
 「絶対(平均値)ばらつき」
 → 入力レンジに影響

・ 今回は「相対ばらつき」に着目

研究目的

• TDCの線形性のヒストグラム法による自己校正

Dout(0)=1 Dout(1)=3 Dout(2)=5 Dout(3)=8 Dout(3)=8 Dout(0)=0.3 Dout(1)=2.8 Dout(1)=2.8 Dout(2)=4.5 Dout(2)=7.3 道した出力値

アナログFPGA(PSoC)で試作、評価

Measurement with Histogram



モンテカルロ法 = サイコロ遊び

「神は サイコロ遊びなどされない」 Albert Einstein 量子力学を批判



「アインシュタインよ、神が何をなさるかなど 注文をつけるべきではない。」

Niels Henrik David Bohr 量子力学の育ての親



<u>我々は神ではないので</u> サイコロ遊び(モンテカルロ法)を使用

Histogram in Ideal Case

Test mode

The two oscillators are different from each other and not synchronized





The histograms in all bins will be equal, after collection of a sufficiently large number of data, if the TDC has perfect linearity

Delay Variation Measurement



自己校正TDC



通常測定モード



自己校正モード



リング発振器 (Ring Oscillator)

奇数個インバータのリング接続



T: インバータ遅延、 2N+1 個のインバータリング接続

周波数
$$f = \frac{1}{2(2N+1)T}$$
 で発振。



メビウスの帯



 リング発振器が発振中、遅延素子の遅延量に比例して 素子内に立ち上がり信号の存在時間が長くなる



1回の発振ではてからて24では遅延量の時間分立ち上がり信号が存在する

線形性の校正原理

• 発振が始まってから十分に時間が経過し、 start 信号と無相関/非同期なタイミングでstop信号を入力



遅延量の大きい遅延素子に立ち上がり信号が存在する確率は高く、
 遅延量の小さい遅延素子に立ち上がり信号が存在する確率は低い

ヒストグラムと遅延量の関係

• 発振中stop信号を多数入力し、ヒストグラムを取得すると・・・



出力校正方法

• 遅延量の相対比を利用して出力校正

<u>下位から指定ビットまでの測定回数合計</u>(= 指定ビットまでの遅延量) 全測定回数合計 (= 左遅延量)

比率を算出、フルスケールを掛けて出力値へ



• Dout(N) = $\frac{\sum_{i=1}^{N} Pin(i)}{\sum_{i=1}^{FS} Pin(i)} \times FS$

N:校正するbit Dout(N):N番目bitの校正後出力値 Pin(*i*):i番目遅延素子測定回数 FS:出力最大デジタル値

アウトライン

- 研究背景
- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- ·測定結果·評価
- まとめ





自己校正TDCを実装したPSoC

PSoC (Programmable System-on-Chip) 5LP&外付け遅延素子



PSoCTDC制御回路図



時間差信号の生成





フラッシュ型TDC&リング発振器回路図




1と0の切り替わり点を出力



測定ソフトウェア

・C井で作成、USBでパソコンと接続し測定

SubPage1 IsbFage2			-			
704) Generi 92/E-P wsFormAps 92/E-Pow	ON	a ofa	Start		Settings USB: Disconn	ected
1 DI 1 DIS 1 DIS 1 1 DIS 1 6- 1 2- 0.8- 0.4- 0 0 TAFE-FORF	STOP側周波数	100 ÷ 04 06 017 017 017 10 遅延差	KH2 06 01 018 018 15 500	潮定回数 <u>101</u> 04 <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u> <u>1021</u>	10000 🗐 🗐 010 011 1 022 023 1 25	Class CenerataResource.read.1.tlog CenerateResource.write.1.tlog CenerateResource.write.1.tlog Ceneric HID UL.application Ceneric Ceneric HID UL.application Ceneric Ce
i somu	_	LH 2014				

アウトライン

- 研究背景
- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- 測定結果 評価
- まとめ

自己校正



• 合計40,934回、各ビットあたり平均1,700回を記録





各素子遅延時間の計算

- TDCの通常測定モードにより時間差-デジタル値 変換特性を計測
- ・フラッシュ型TDCでは下段から順に信号が伝搬
- (指定ビットのしきい値) {(指定ビット 1ビット)のしきい値}
 - により遅延素子の遅延量を計算



各遅延素子の遅延時間





ヒストグラムと遅延時間の相関



遅延量とヒストグラムの誤差(%)



自己校正の計算

自己校正モードで取得したヒストグラムより各遅延素子毎の総和を算出 例: Pin4=568(Pin1)+743(Pin2)+1860(Pin3)+1927(Pin4)=6094





通常測定結果 (出力デジタル値) 例:4

校正係数×24 より出力値校正 例:Dout(4) = 24×0.148898226 ≈ 3.57

自己校正前後のTDC入出力特性

PSoCTDC出力特性



校正の評価

最小二乗法を用いて線形近似直線を求め、線形近似直線との誤差を計算

$$gain = \frac{N \times K_4 - K_1 \times K_2}{N \times K_3 - K_1^2} \quad offset = \frac{K_2}{N} - gain \times \frac{K_1}{N} \quad N : \vec{\tau} - \phi$$
(24)
i: 出力数
$$K_1 = \overset{N-1}{\overset{o}{a}}_{i=0}^{i} \quad K_2 = \overset{N-1}{\overset{o}{a}}_{i=0}^{i} S(i) \quad K_3 = \overset{N-1}{\overset{o}{a}}_{i=0}^{i} i^2 \quad K_4 = \overset{N-1}{\overset{o}{a}}_{i=0}^{i} i \times S(i) \quad S(i) : \lambda$$
 力遅延差の
しきい値

$$INL(i) = \frac{S_{(i)} - (gain_{bestfit} \times i + offset_{bestfit})}{V_{LSB}}$$

INL:積分非直線性誤差 近似直線を取り、誤差を1LSBの値で正規化

校正前後のINL



アウトライン

- 研究背景
- ・TDCの回路構成と線形性の自己校正原理
- アナログFPGAによる試作
- 測定結果 · 評価
- まとめ

まとめ

- アナログFPGAで自己校正TDCを実装した
- 実装したTDCにより時間-デジタル値変換測定を 行った
- ヒストグラム法によるTDCの線形性の出力校正
 によって

INL最大57.5%が校正後最大16.4%まで減少を 実測で確認できた。



完全な線形にはならず。 理由として

- 通常測定モードの入力可能な時間差信号の 分解能不足
- ・ 測定回数の不足



LSIタイミング試験システムでの BOST (Built-Out Self-Test)として展開していく。



電子回路研究会 質疑応答1

横川電機 加藤さん
 ADCと同じコンセプトで良いですか?
 PSoCはビルドのたびにレイアウトが変わり、
 遅延も変わるため面白い研究だと思います。
 ADCと同じコンセプトだと思います。

• 東京都市大学 傘先生

24レベルであったが、ADCでは2のN乗が普通、

なぜ24レベルであったか?ハードウェアの制限か?

- はい、今回のPSoCで限界まで分解能を増やすために 24レベルとしました。

電子回路研究会 質疑応答2

• 村田製作所

加藤先生のものよりも良い点は何?

- 可変遅延を用いたこと。

- 座長
- 遅延素子の方での校正は行わないのか? - いずれは行いたい

入力可能時間差は全体の遅延素子の遅延量で 制限される。 ● 測定器の読み(出力)と、入力または

測定の対象となる値との関係を比較する作業

- 「較」は常用漢字にない
 - 校正またはこう正と表記することもある。
- 例えば、ある機器に流れる電流で「ある測定器で 1Aなのに別な測定器では5Aになる」なら、 それらの測定は用をなさない。
- 較正は、それぞれの測定器の読みのずれを把握し 共通の測定の基盤を作る行為。



質量の標準器 「キログラム原器」

校正(Calibration)

モンテカルロ (Monte Carlo)





モンテカルロ:

イタリア語で「シャルル3世の山」の意味、彼の治世下で名づけられた。 モナコ公国の中心市街地、モナコ経済を支える観光業の中心地区。 国営カジノをはじめ、豪華なホテルなどの設備が集まる。 芸術祭、スポーツ祭などの催しも多し。

モンテカルロ国営カジノは1,000人を収容する大広間と、 ルーレットを備えたいくつかの部屋などからなり、 絵画・浮き彫り・塑像などの装飾品、花壇を備えた前庭がある。

Wikipedia より

モナコ公国

- 西ヨーロッパの立憲君主制国家、都市国家。
- 世界で2番目に小さい。
- 国連加盟国の中では世界最小。
- フランスの地中海沿岸地方コート・ダジュール のイタリアとの国境近くに位置する。
- 陸側周囲をフランスに囲まれ、極端に山がち。
- 熱帯公園などは観光資源。
- 最大都市はモンテカルロ。
- カジノやF1モナコグランプリ、
 WRC・ラリー・モンテカルロが開催

モンテカルロ法

- シミュレーションや数値計算を乱数を用いて行う手法の総称 中性子が物質中を動き回る様子を探るために スタニスワフ・ウラムが考案 - ジョン・フォン・ノイマンにより命名。 - カジノで有名な国家モナコ公国の4つの地区の1つである モンテカルロから名付けられた。 $3000. \pi \approx 3.1133$ - ランダム法とも呼ばれる。 0.8

モンテカルロ法で円周率πの近似値。 30,000点をランダムにプロット。 πの推定量は0.07%以下の誤差内。

Wikipedia より

0.6

0.4

0.2

0.0

0.2

0.6

0.8

1.0

0.4

電子回路研究会

2014年1月23日

ありがとうございました

Time continues indefinitely.





Kobayashi Laboratory





We are analog designers, but we appreciate digital technology.



Gunma University Kobayashi Lab 49

APCCAS 2010

Session : Sentral Ballroom B(Hilton Kuala Lumpur) Analog Signal Processing V Paper ID : 1569325505

Stochastic TDC Architecture with Self-Calibration

<u>S. Ito</u>, S. Nishimura, H. Kobayashi, S. Uemori, Y. Tan, N. Takai, T. J. Yamaguchi, K. Niitsu Gunma University, Japan Supported by STARC 12/9/2010

Outline

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Outline

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Introduction

"Fine time resolution" and "high linearity" TDC (Time to Digital Converter) is essential for jitter BIST & ADPLLs



High linearity TDC

→Self-Calibration circuit

Fine time resolution TDC

→Stochastic architecture

High reliability TDC

→Self-testing capability

Outline

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Time to Digital Converter (TDC)

• time interval \rightarrow Measurement \rightarrow Digital value





Higher resolution with CMOS scaling



- Key component of Timedomain analog circuit
- Higher resolution can be obtained with scaled CMOS

Time to Digital Converter (TDC)



Outline

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Encoder Circuit



Encoder Circuit



Count the number of "1" outputs from DFFs



To ensure monotonicity of the TDC

Encoder Circuit



Bubble error effects are suppressed.



Designed the encoder using an array of full adders

Outline

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Proposed TDC Architecture with Self-Calibration


Self-Calibration Mode



Normal Operation Mode



Self-Calibration

Test mode

The two oscillators are different from each other and not synchronized



The histograms in all bins will be equal, after collection of a sufficiently large number of data, if the TDC has perfect linearity

Self-Calibration



Principle of Self-Calibration



Simulation Result of Self-Calibration



Sampling points 28,848,432

 $\tau_1 = 60 \sim 69 \, ps$ $\tau_2 = 10 ns$

Histogram for each bin is the same when the TDC is linear.

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Stochastic TDC Structure



Use the random offset proactively

Stochastic TDC for Fine Time Resolution



Fine Time Resolution of Stochastic TDC





Encoder (# of 1's counter) and self-calibration make the stochastic TDC practical.

- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Self-Testing Function



Self-Testing Function



- Introduction
- Time to Digital Converter (TDC)
- Encoder Circuit
- Self-Calibration
- Stochastic TDC Structure
- Self-Testing Function
- Conclusions

Conclusions

- High linearity TDC
- \rightarrow Self-Calibration circuit
- Fine time resolution TDC

→Stochastic architecture

High reliability TDC

→Self-testing capability

- Fine digital CMOS implementation
 - Verification
 - Self-calibration
 - Testability
 - Consists of digital standard cells (hence even FPGA implementation is possible)

バーニア原理を用いた高時間分解能 逐次比較型時間ディジタイザ回路の設計

群馬大学 修士1年 姜 日晨

Kobayashi Lab. Gunma University

- ●研究背景·目的
- ●フラッシュ型TDCと問題点
- ●提案の逐次比較近似 + バーニア型TDC

逐次比較型TDC



- ●FPGA設計・シミュレーション
- ●まとめと課題

●研究背景·目的

 フラッシュ型TDCと問題点
提案の逐次比較近似 + バーニア型TDC 逐次比較型TDC バーニア型TDC
FPGA設計・シミュレーション
まとめと課題

研究背景

CMOSプロセス技術の微細化 → {低電圧化 動作速度の向上



時間ディジタイザ回路(Time-to-Digital Converter、TDC); タイミング信号の時間差を測定しデジタル出力

→
← 全てディジタル回路で構成
微細化により時間分解能が上がる

研究目的

- 小規模回路で高時間分解能TDCアーキテク チャ開発
- FPGA実装•実現可能

●研究背景·目的

●フラッシュ型TDCと問題点

●提案の逐次比較近似 + バーニア型TDC

逐次比較型TDC

バーニア型TDC

●FPGA設計・シミュレーション

●まとめと課題

タイムデジタイザ回路(TDC) Time-to-Digital Circuit:時間をデジタル計測







特性: ●バッファ数:2ⁿ-1(10bit設計→1023個) ●Dフリップ-フロップ数:2ⁿ-1(10bit設計→1023個) ●最小時間分解能 ・バッファのゲート遅延:T ・半導体のプロセス性能に依存

基本フラッシュ型TDCの二つの課題

1 バッファとDフリップフロップの数は多い 2 時間分解能は足りない

基本フラッシュ型TDCの二つの課題

① バッファとDフリップフロップの数は多い

②時間分解能は足りない

課題①に対する: 逐次比較型TDC

●研究背景·目的

●フラッシュ型TDCと問題点

●提案の逐次比較近似 + バーニア型TDC 逐次比較型TDC

バーニア型TDC

●FPGA設計・シミュレーション ● ナレゆ レ 問題

●まとめと課題

SAR:2進探索アルゴリズム





逐次比較近似TDC

逐次比較型ADCと逐次比較近似TDCの比較

天秤の原理で動作:

- 天秤がコンパレータ
- 分銅がDAC



逐次比較型ADC

天秤の原理で動作:

- 天秤がDFF
- 分銅がMUX











フラッシュ型TDC 対 逐次比較型TDC



フラッシュ型TDC

× Dフリップフロップ数: 10bit設計→1023個

○測定条件:
1回で測定
単発のタイミング信号間でも可

遅延バッファ数と最小時間分解能は同じ



CLK1

CLK2



基本フラッシュ型TDCの二つの課題

①バッファとDフリップフロップの数は多い

②時間分解能は足りない

課題②に対する: バーニア型TDC
Outline

●研究背景·目的

●フラッシュ型TDCと問題点

●提案の逐次比較近似 + バーニア型TDC

逐次比較型TDC

バーニア型TDC

●FPGA設計・シミュレーション ●まとめと課題

逐次比較近似TDCから残差時間 Tresidue を利用



逐次比較近似TDC の計測結果 b と CLK2 を 高時間分解能(バーニア型) TDCに入力して 細かい時間分解能で計測

バーニア(Vernier、遊尺)型TDC回路



SAR型TDC 対 Vernier型TDC







SAR型とVernier型の融合



SAR型

×最小時間分解能:低い (バッファのゲート遅延:T)



2ステップ方式による高分解能化 SAR + Vernier-Type TDC



3bit SAR TDCの構成



3bit SAR + 3bit Vernier TDCの構成



3bit SAR + 3bit Vernier TDCの構成



3bit SAR + 3bit Vernier TDCの動作 Step1



3bit SAR + 3bit Vernier TDCの動作 Step1.5



3bit SAR + 3bit Vernier TDCの動作 Step2



3bit SAR + 3bit Vernier TDCの出力



Outline

●研究背景·目的

- ●フラッシュ型TDCと問題点
- ●提案の逐次比較近似 + バーニア型TDC

逐次比較型TDC

バーニア型TDC

●FPGA設計・シミュレーション

●まとめと課題





LTspiceでシミュレーション結果



Xilinx ISEでRTL検証

Xilinx ISE 14.1で検証:

3bit+3bit SAR+Vernier TDCをVerilog HDLで記述し,下記の条件でシミュレーション

入力の2つのクロックCLK1とCLK2の周波数:33MHz 各バッファ素子の遅延時間:

 $\tau_1 = 3.788 ns$

 $\tau_2 = 3.314$ ns

最小時間分解能:τ₁-τ₂=1/8τ₁=0.474ns 測定する時間差ΔT=4.3τ₁=**16.286ns** 出力: {Dout1 ,Dout2}={100 ,010}2=4.250t1 =16.099ns

Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns	500 ns
SAR1_out[2:0]	100	() 100	X110 X101 X			100	
SAR2_out[2:0]	010		XXX	() (010) (011)			010
16 CLK1	1						
1 Mout	0						
16 CLK2	0						
1 Mout	0					Inn	
1 Mout	0						
🔓 sar1_set	0						
🔓 sar1_clr	0						
🔓 sar2_set	0						
🐻 sar2_clr	0						

Xilinx ISEでシミュレーション結果

		──時間差 (ns)	Dout1	Dout2	│ 時間差 │ (ns)	Dout1	Dout2
		0	000	000	15.153	100	000
		0.474	000	001	15.626	100	001
	提案回路が	0.948	000	010	16.100	100	010
		1.422	000	011	16.574	100	011
	0~30.30nsの時間差範囲で	1.896	000	100	17.048	100	100
		2.370	000	101	17.522	100	101
	0.4/4NSの取小时间分件能の計測	2.844	000	110	17.996	100	110
		3.318	000	111	18.470	100	111
		3.789	001	000	18.941	101	000
70 60 50 40 30 20 10 0		4.262	001	001	19.414	101	001
		4.736	001	010	19.888	101	010
		5.210	001	011	20.362	101	011
	70	5.684	001	100	20.836	101	100
	50 	6.158	001	101	21.310	101	101
		6.632	001	110	21.784	101	110
	50	7.106	001	111	22.258	101	111
	and the second se	7.577	010	000	22.729	110	000
	40	8.050	010	001	23.202	110	001
	20	8.524	010	010	23.676	110	010
	30	8.998	010	011	24.150	110	011
	20	9.472	010	100	24.624	110	100
	and the second se	9.946	010	101	25.098	110	101
		10.420	010	110	25.572	110	110
	- A A A A A A A A A A A A A A A A A A A	10.894	010	111	26.046	110	111
	្គេត ហ៊ុ ឃ័ ២ ឆឺ ហ៊ ០ ៣ ២ ល័ ម ឆី ២ ថ្ង ហ៊ ល ២ ៥ ៨ ៧ ល ត ហ៊ ៧ ឆឺ ២ ៥ ៨ ៧ ល ២ ៥ ៨ ៧ ល ៥ ៨ ៨ ៥ ។ ៥	11.365	011	000	26.517	111	000
	5 5 5 5 6 8 3 3 3 5 7 7 9 6 7 7 9 6 7 8 8 7 9 7 7 9 7 9 7 9 7 9 7 9 7 9 7 9	11.838	011	001	26.990	111	001
	入力信号時間差AT(ns)	12.312	011	010	27.464	111	010
		12.786	011	011	27.938	111	011
		13.260	011	100	28.412	111	100
		13.734	011	101	28.886	111	101

14.208

14.682

29.360

29.834

Outline

●研究背景·目的

- ●フラッシュ型TDCと問題点
- ●提案の逐次比較近似 + バーニア型TDC

逐次比較型TDC

バーニア型TDC

●FPGA設計・シミュレーション

●まとめと課題

まとめ

- 数少ないバッファDとフリップ-フロップ、高時間分解能型TDCを考案
- (Step1) 逐次比較近似+(Step2) 逐次比較バーニア型TDC回路
- LTspiceとXilinx ISEでシミュレーション
- 今後の課題:

FPGAでの実装; ステップ2計測の時オーバラップ部分を追加し、冗長性を持つように改良; バッファ遅延のばらつきによる非線形性に対処。

Q&A

Q:この回路はどんな分野で使いますか。 A:PET(ポジトロン断層法)という医療装置または 核物理で使います。

Q:目標はどれくらいの精度ですか。 A:できれば数十psです。 群鸟大学 小林研究室

2014年12月1日

電子情報通信学会 集積回路研究会 学生·若手研究会

デルタシグマ型変調技術を用いた 時間デジタル変換回路 ~時間領域アナログ回路のキーコンポーネント~

群馬大学大学院理工学府電子情報部門 小林春夫 k_haruo@el.gunma-u.ac.jp

Gunma University Kobayashi-Lab

お話しする内容

講演者の研究室で研究開発を行ってきています、 2つのクロック間の立ち上がり時間差を高時間分解能で測定する デルタシグマ型タイムデジタイザ回路について 下記の内容をご紹介します。

- (1) デルタシグマ型タイムデジタイザ回路の構成と動作
- (2) 開発した高精度化のアルゴリズムと

そのMATLABシミュレーションによる効果確認

(3) 回路設計、アナログFPGA(PSoC)実現、測定評価結果(4) 若手研究者・学生に贈る言葉

発表目次

- (1) 時間分解能回路の研究背景
- (2) デルタシグマ型タイムデジタイザ回路
 - デルタシグマ変調技術
 - デルタシグマ型タイムデジタイザ回路の構成と動作
 - アナログFPGA実現
- (3) マルチビットデルタシグマ型タイムデジタイザ回路
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ
- (5) 若手研究者・学生に贈る言葉

発表目次

- (1) <u>時間分解能回路の研究背景</u>
- (2) デルタシグマ型タイムデジタイザ回路
 - デルタシグマ変調技術
 - デルタシグマ型タイムデジタイザ回路の構成と動作
 - アナログFPGA実現
- (3) マルチビットデルタシグマ型タイムデジタイザ回路
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ
- (5) 若手研究者・学生に贈る言葉

時間分解能回路の研究背景



時間信号測定回路は時間領域アナログ回路のキーコンポーネント



研究目的(1)

- 2つの繰返しクロック間の時間差テスト
 DDR(Double Data Rate)メモリの
 データ クロック間の時間差テスト等
- ●組込み可能な測定回路



6

- 短時間、高精度でテストする回路の実現
- <u>ΔΣ TDC</u>
- •高時間分解能
- •回路量:小
- •測定時間:長(測定時間∝精度)

- マルチビット $\Delta\Sigma$ TDCの提案
- マルチビット化に伴う非線形性
 補正手法の提案

研究目的(2)

<u>時間信号測定回路の高性能化とアプリケーションの開発</u>

時間信号測定回路:タイムディジタイザ回路 (Time-to-Digital Converter:TDC)

高性能TDCの開発と実装

- 自己校正機能を備えたフラッシュ型TDC(Flash TDC)
- デルタシグマ型TDC(ΔΣ TDC)

TDCを用いた新しいアプリケーションの開発

ΔΣ TDCによる位相ノイズ測定

タイムデジタイザ回路



2つのディジタル信号間の時間差 ΔT をディジタル値に変換



出力のディジタル値より *ΔT*を測定可能





- ▲T の大きさに比例した
 デジタル値 Dout を出力
- 時間分解能 τ

高エネルギー加速器研究機構 素粒子原子核研究所 新井康夫氏による発明

フラッシュ型TDCの特長

•フラッシュ型TDC



- ・任意の信号でも1回の入力で計測可
- •回路規模:大
- ・時間分解能: τ で決まる
- ・繰返し信号の計測
 > 何回も入力 ⇒ 高精度で測定





11

による発明



測定時間に比例して時間分解能が向上

(1) 時間分解能回路の研究背景

(2) <u>デルタシグマ型タイムデジタイザ回路</u>

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作

発表目次

● アナログFPGA実現

(3) マルチビットデルタシグマ型タイムデジタイザ回路

- マルチビット変調器の問題点
- DWAアルゴリズム
- アナログFPGA実現
- (4) まとめ

(5) 若手研究者・学生に贈る言葉

ΔΣ TDCの構成



ΔΣ AD/DA変調技術

 アナログ最小、デジタルリッチな構成 ナノCMOSではデジタルは大きな恩恵
 スピードを精度に変換 ナノCMOSではスピードに余裕
 高精度なデバイス、回路不要

> ナノCMOSで高精度なAD/DACを 実現するのに適した構成

1960年 安田靖彦先生(当時 東大大学院生 現 東大・早稲田大学名誉教授)が考案。

●近年の集積回路技術の進展に適した方式
 ▶ 活発に研究・開発、実用化。
 ◆ AD/DA変換器、完全デジタルPLL回路
 ● 時間デジタイザ回路等幅広く応用。
 ◆ 性能向上が著しい
発明者の安田靖彦先生に偶然にお会いする16

2011年11月29日(火) 於 スウェーデン大使館

新津葵一先生 エリクソン・ヤング・ サイエンティスト・アワード 受賞式 懇親会にて



新津先生







安田先生は 審査員のお一人



ΔΣか ΣΔか

ΔΣ(デルタシグマ) 安田靖彦先生の主張 ΣΔ(シグマデルタ) IEEE の論文

or ? That is a question.



17

Hamlet

発明者の安田先生にしたがい ∧∑

ΔΣ AD変調器の構成

18

入力を積分してからム変調



Vin

ΔΣ AD 変調器の構成



ΔΣ AD変調の等価実現



量子化ノイズを高域に移し、帯域内ノイズを低減

ΔΣADCの構成と回路



(1) 時間分解能回路の研究背景

(2) <u>デルタシグマ型タイムデジタイザ回路</u>

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作

発表目次

● アナログFPGA実現

(3) マルチビットデルタシグマ型タイムデジタイザ回路

- マルチビット変調器の問題点
- DWAアルゴリズム
- アナログFPGA実現
- (4) まとめ

(5) 若手研究者・学生に贈る言葉

ΔΣTDCの原理



ΔΣTDCの構成



24



・比較器出力により経路選択 → CLK1a, CLK2aを得る



・比較器出力により経路選択 → CLK1a, CLK2aを得る



・比較器でINT_{out}を0と比較し、出力 D_{out} を得る \rightarrow 次のクロックでの経路を制御



・位相差CLK_{in}を出力

・比較器でINT_{out}を0と比較し、出力D_{out}を得る \rightarrow 次のクロックでの経路を制御

(1) 時間分解能回路の研究背景

(2) <u>デルタシグマ型タイムデジタイザ回路</u>

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作

発表目次

● アナログFPGA実現

(3) マルチビットデルタシグマ型タイムデジタイザ回路

- マルチビット変調器の問題点
- DWAアルゴリズム
- アナログFPGA実現
- (4) 位相ノイズ測定への応用の検討

(5) まとめ

実機PSoCを用いた実装・検証

Programmable System-on-Chip(PSoC) Cypress Semiconductor社



配線の変更によりアナログ・ディジタル混載回路を自由に設計可能

PSoCで実現する利点

- ・低コスト
- ・開発期間が短い
- オンチップでデバッグ・修正が可能
- 試験結果を容易に出力可能

ΔΣ TDCを実装したPSoC



PSoC実装したΔΣ TDC回路



33

位相比較器





NAND型位相比較器



立ち上がりのタイミング

CLK1aとCLK2aの立ち上がりエッジのタイミングにより 出力が異なる



チャージポンプ回路



• オペアンプの仮想短絡を利用

 ・ 電圧源と抵抗で電流を発生



基本型チャージポンプ

オペアンプ型チャージポンプ



コンパレータの回路設計



MOS	W[μ m]/L[μ m]
PMOS	6/0.18
NMOS	2/0.18



Vout->Vout+→Dout=1 Vout-<Vout+→Dout=0



1ビットΔΣ型TDC



シミュレーション条件

	High/Low	周波数	パルス幅
CLK1,CLK2	1.8V/0V	10MHz	50ns

電源電圧Vdd=1.8V シミュレーション時間5us spectreで設計 (TSMC0.18um CMOSプロセス)

シミュレーションの初期条件とパルスの数え方 40

初期条件

• コンデンサの両端を1usまで短絡



パルスの数え方



Doutの波形・CLK1先に立ち上がる場合

CLK1が先に立ち上 がる場合





Doutの波形・CLK2先に立ち上がる場合

CLK2が先に立ち上 がる場合





1のパルス数

出力のまとめ

CLK2が先に

CLK1が先に 立ち上がる

$\Delta T(ns)$	1の数
0.95	39
0.9	38
0.8	36
0.7	34
0.6	32
0.5	30
0.4	28
0.3	26
0.2	24
0.1	22
0	20

立ち上がる	
$\Delta T(ns)$	1の数
0.95	1
0.9	2
0.8	4
0.7	6
0.6	8
0.5	10
0.4	12
0.3	14
0.2	16
0.1	18
0	20

※動作時間4us

時間差0.1n毎 にパルス数が 2づつ変化



分解能50ps

シミュレーションで確認





発表目次

(1)時間分解能回路の研究背景 (2)デルタシグマ型タイムデジタイザ回路

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作
 アナログFPGA実現
- (3) <u>マルチビットデルタシグマ型タイムデジタイザ回路</u>
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ
- (5) 若手研究者・学生に贈る言葉

<u>シングルビットΔΣ TDC回路の構成 45</u>



- CLK1とCLK2間の時間差を計測
- ・出力は時間差Tに比例 ⇒ 1の個数でTを測定可
- D_{out}で経路制御
- 測定可能範囲: -τ < T < τ



•積分制御のフィードバック構成



- ・遅延セル、マルチプレクサを増やしマルチビット化
- n-bitの場合: 2ⁿ-1本の出力
- 測定可能範囲: -7τ < T < 7τ
- ・Flash ADCの出力結果で経路選択

マルチビット $\Delta\Sigma$ TDCの構成



マルチビットにする利点

シングルビットΔΣ TDC

- ・ 遅延ミスマッチが影響しない
- ・精度が出せる
- ・ 測定時間が長い
- マルチビットΔΣ TDC
 - 測定時間を短縮可能
 - 補正技術を適用することで精度が保てる

<u>テスト:短時間,テスト精度の向上が重要</u>

マルチビット化によりテスト時間が短縮



ΔΣ TDCのMATLABシミュレーション結果 49

● シミュレーション条件

	1-bit $\Delta\Sigma$ TDC	3-bit $\Delta\Sigma$ TDC
立上がり時間差 T	-0.9 ~ 0.9[ns] (刻み : 0.04[ns])	-0.9 ~ 0.9[ns] (刻み : 0.04[ns])
遅延時間 τ	1[ns]	0.145[ns]
出力数(比較回数)	99点	99点

T[ns]

■ 立ち上がり間隔Tに対する1の出力数



測定時間を短縮した場合の検討

50

● シミュレーション条件

	1-bit $\Delta\Sigma$ TDC	3-bit $\Delta\Sigma$ TDC
立上がり時間差 T	-0.9 ~ 0.9[ns] (刻み : 0.04[ns])	-0.9 ~ 0.9[ns] (刻み : 0.04[ns])
遅延時間 τ	1[ns]	0.145[ns]
出力数(比較回数)	2点	2点

■ 立ち上がり間隔Tに対する1の出力数



マルチビット変調器の利点

✓マルチビット化することで短時間で細かく測定可能



■ 立ち上がり間隔Tに対する1の出力数



内部ADC/DACが1ビット

52


内部ADC/DACが多ビット

53





2値: 論理 Yes かNoか。 白か黒か。 誤差なし

多値: <mark>数値</mark> 灰色 誤差を含む

and the Black

赤と黒







多少行き過ぎた行動をしても (ADCに誤差があっても) その結果を正しく戻せば対応できる。 (DACが正確ならば)

結果を正しく報告できなければ (DACが不正確なら)

システム全体の性能劣化

発表目次

(1)時間分解能回路の研究背景 (2)デルタシグマ型タイムデジタイザ回路

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作
 アナログFPGA実現
- (3) <u>マルチビットデルタシグマ型タイムデジタイザ回路</u>
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ
- (5) 若手研究者・学生に贈る言葉

セグメント電流セル型DACの構成



セグメント電流セル型DAC 時刻1



セグメント電流セル型DAC 時刻2



セグメント・電流セル型DAC 時刻3 60





Data Weighted Averaging (DWA)アルゴリズム



セグメント型の 冗長性を利用

デジタル信号処理でDAC非線形性をノイズシェープ62

Data Weighted Averaging (DWA)アルゴリズム セグメント型の冗長性を利用





バトンレースの動作

DWAアルゴリズム使用 時刻1





DWAアルゴリズム使用 時刻2





DWAアルゴリズム使用 時刻3





DWAアルゴリズム使用 時刻4 66





マルチビット $\Delta\Sigma$ TDCの問題点



•遅延セルのミスマッチにより非線形性が発生

ΔΣΤDCでのDWAアルゴリズム







・遅延素子のばらつきによる非線形性 使用する遅延素子をシャッフル



DWAなし デジタル入力1 時刻1 69



DWAなし デジタル入力2 時刻2 70



DWAなし デジタル入力1 時刻3 71



DWAあり デジタル入力1 時刻1 72



DWAあり デジタル入力2 時刻2 73



DWAあり デジタル入力1 時刻3 74





・遅延ばらつき:ガウス分布でランダムに生成
 最大でτ=0.145nsの±10%程度の誤差とした



● シミュレーション時に生成した遅延パラメータ



DWAの効果検証(MATLABシミュレーション) 76

•3-bit $\Delta\Sigma$ TDC (遅延時間: $\tau=0.145$ ns+ $\Delta\tau_N$)



DWA自体もΔΣ変調の構造



ΔΣTDCでのDWAアルゴリズム動作と効果 78



群馬大 小林Gr : ΔΣTDC にDWA使用の提案



・デジタル入力によりシフトする量を制御
・積分して微分を等価的に実現
▶ 遅延セルミスマッチが1次ノイズシェープ





DC成分のノイズが減少 すれば理想に近づく



発表目次

(1)時間分解能回路の研究背景 (2)デルタシグマ型タイムデジタイザ回路

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作
 アナログFPGA実現
- (3) <u>マルチビットデルタシグマ型タイムデジタイザ回路</u>
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ
- (5) 若手研究者・学生に贈る言葉

マルチビットΔΣTDCのPSoC実装



設計したマルチビットΔΣTDC 回路



ブロック図

遅延 ては外付けのRC遅延で実現。 各遅延セルの抵抗Rは個別にスイッチで値が切り換え可能。 (意図的に遅延ばらつきを生成できる。)

3ビットFlash ADC







DWAロジック回路に入力 クロックの遅延選択回路の Select 信号へ

DWAロジック回路の動作



- ・温度計出力コードの信号をシフトし、クロック毎に選択する
 遅延素子をシフト
- 前のクロックでの1の数とシフト回数を保持・加算し現在の クロックでのシフト回数を決定



N個コンパレータΔΣ型TDC出力

DWAロジック回路出力



エンコーダ、遅延回路、加算器、バレルシフタにより構成

バレルシフタ (Barrel Shifter)



DWA論理回路のブロック図

入力信号を任意の数だけシフトする →右回転シフト回路



- 0 1 0 0 0 0 0 1回シフト
- 0 0 0 1 0 0 0 3回シフト

0 0 0 0 0 1 0 5回シフト

N回シフトで元の位置に戻る

ΔΣ TDC 測定結果1(DWA不使用) 86



ΔΣ TDC 測定結果1(DWA使用)



積分非直線性 INL



遅延素子由来のINLの減少を確認
ΔΣ TDC 測定結果2(DWA不使用) 89



ΔΣ TDC 測定結果2(DWA使用)



積分非直線性 INL



91

ΔΣ TDC 測定結果3 (DWA不使用) 92



ΔΣ TDC 測定結果3 (DWA使用)



積分非直線性 INL



	Flash TDC	1-bit ΔΣ TDC	マルチビットΔΣ TDC (without correction)	マルチビットΔΣ TDC (with correction)
回路量	×	Ô	0	0
時間分解能	×	Ô	0	Ô
精度	Δ	Ô	×	0
測定時間	Ô	×	0	0

発表目次

(1)時間分解能回路の研究背景 (2)デルタシグマ型タイムデジタイザ回路

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作
- アナログFPGA実現
- (3) マルチビットデルタシグマ型タイムデジタイザ回路
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) <u>まとめ</u>

(5) 若手研究者・学生に贈る言葉

まとめ

2つのクロック間の立ち上がり時間差を高時間分解能で測定する デルタシグマ型タイムデジタイザ回路について

下記をご紹介しました。

- (1) デルタシグマ型タイムデジタイザ回路の構成と動作
- (2) 開発した高精度化のアルゴリズムと

そのMATLABシミュレーションによる効果確認

(3) 回路設計、アナログFPGA(PSoC)実現、測定評価結果





Kobayashi Laboratory

Time is GOLD !!

 $\Delta\Sigma TDC$ is a key.

謝 辞

この研究をご支援いただいています 半導体理工学研究センター(STARC)に 感謝いたします。



フラッシュ型TDCの最初の論文

[1] Y. Arai, T. Baba, "A CMOS Time to Digital Converter VLSI for High-Energy Physics", IEEE Symposium on VLSI Circuits (1988).

ΔΣ変調技術の発明者 安田靖彦先生の回顧・解説文

[2] 安田 靖彦「技術の生みの親・育ての親」郵政研究所月報 巻頭言 (2001年7月).

<u>ΔΣTDCの最初の論文</u>

[3] B. Young, K. Sunwoo A. Elshazly, P. K. Hanumolu, "A 2.4ps Resolution 2.1mW Second-order Noise-shaped Time-to-Digital Converter with 3.2ns Range in 1MHz Bandwidth," IEEE Custom Integrated Circuits, San Jose (Sept. 2010)

マルチビット $\Delta \Sigma$ TDCの線形性向上技術

[4] S. Uemori, M. Ishii, H.Kobayashi, et. al., "Multi-bit Sigma-Delta TDC Architecture with Improved Linearity," Journal of Electronic Testing : Theory and Applications, Springer, vol. 29, no. 6, pp.879-892 (Dec. 2013).

<u>ΔΣTDCの位相ノイズ測定法への提案</u>

[5] D. Hirabayashi, Y. Osawa, N. Harigai, H. Kobayashi et. al., "Phase Noise Measurement with Sigma-Delta TDC", IEEE International Test Conference, Poster Session, Anaheim, CA (Sept. 2013).
[6] 大澤 優介、平林 大樹、針谷 尚裕、小林 春夫、新津 葵一、小林 修「デルタシグマTDCを用いた位相ノイズ測定」

電気学会 電子回路研究会 島根 (2014年7月)

<u>マルチビット $\Delta\Sigma$ TDCのアナログFPGA実現</u>

[7] 中條剛志、平林大樹、荒船拓也、佐藤幸志、小林 春夫 「マルチビットデルタシグマ型タイムデジタイザ回路の FPGA実現・測定検証」 電気学会 電子回路研究会,秋田(2014年10月)

発表目次

(1)時間分解能回路の研究背景 (2)デルタシグマ型タイムデジタイザ回路

- デルタシグマ変調技術
- デルタシグマ型タイムデジタイザ回路の構成と動作
- アナログFPGA実現
- (3) マルチビットデルタシグマ型タイムデジタイザ回路
 - マルチビット変調器の問題点
 - DWAアルゴリズム
 - アナログFPGA実現
- (4) まとめ

(5) <u>若手研究者・学生に贈る言葉</u>

工学研究の理念



「事業の目的は 顧客の創造である」 (ドラッカー) 「もの作り」だけではない。 「新しい社会作り」ができる。

イノベーション:

新しい技術もとに,

社会的意義のある新たな価値を創造し、 社会的に大きな変化をもたらす 変革。

蒸気機関の発明: 馬車から鉄道へ

→ 社会が大きく変わる

103

研究でも 大河の流れも小さな湧水から 104

「大木を育てるには小さな種をまく必要がある。 小さなことから始めよ。 小さなことを大切にせよ。」 (リチャード W. ハミング、ベル研究所)

「着眼大局 着手小局」

知識は 発展している、作り出されている、 進歩している。 → 学生の研究を通じての教育 「大学は 学問をいまだに完全には 解決されていない問題として、 たえず研究されつつあるものとして 扱うことに特色がある。

「新しい学問分野を切り開くのが 一流の大学教授の証」

工学部 大学教員

製造業(第2次産業)の要素をもった サービス業(第3次産業)

教えと学び

「松下電器は人を作る会社です。 あわせて電気製品を作っています。」 (松下幸之助)

「 情報化社会においては、 いかなる組織も学ぶ組織にならねばならない。 同時に教える組織にもならなければならない。」 (ドラッカー)

1()/

工学における考え方の研究

108

東大名誉教授 北森俊行先生

- 思考力・創造力の向上のために
- 数学の定理を教え、証明してみせるよりも、
 定理を発見する気持ちを教える。
- 物理法則を教えるよりも、
 - 物理法則を見つけ出そうという気持ちを教える。
- 出来上がった理論を教えるよりも、
 理論を創る気持ちを教える。

学問の心得、自戒

足代弘訓(江戸時代後期の国学者)

109

人をあざむくために学問をしない。 人とあらそうために学問をしない。 人をそしるために学問をしない。 人の邪魔をするために学問しない。 自分を自慢をするために学問をしない。 名を売るために学問をしない。 利をむさぼるために学問をしない。

宇都宮高校の生徒の時代にはじめて聴く。自分を戒める。

最後に

明治維新等の歴史を振り返っても 新しい時代を開くのは若者

「新しい葡萄酒は新しい皮袋に入れよ」(新約聖書)

「後生畏るべし、

焉んぞ来者の今に如かざるを知らんや。 四十五十にして聞こゆることなきは、 これ亦畏るるに足らざるのみなり。」(論語)



どのくらい信頼できますか 94

組み込み寺子屋 第2回●ソフトウェア開発に利用する図 機能や構造を図で可視化して ソフトウエアを設計 102

NE Academy



アナログ技術の新潮流 時間分解能型回路とTDC(前編)

アナログ信号を電圧軸ではなく時間軸で処理する―そんな「時間分解能」型アナログ回路を 設計する時代が到来しつつある。この回路は既に実用化されており、研究発表も活発だ。IC/ LSIの微細化と低電圧化が進み、電圧振幅を利用した計測/演算/制御が困難になってきたこ とが背景にある。アナログ回路の新しい潮流について、基本となるTDC (time to digital converter)を中心に回路動作や応用例を解説する。 (本誌)

小林 春夫

群馬大学大学院 工学研究科

電圧でアナログ信号をとらえ、演算や制御を行 う。こんなことは当たり前で、意識することさえな かった、という人は多いだろう。

ところが現在,新たなアナログ回路の設計手法 が広がりつつある。測定/処理の軸を従来の「電 圧軸」ではなく「時間軸」に変更して,アナログ回路 設計を行う方法が注目を集めている。

ここでは、アナログ回路設計のパラダイムを変え る「時間分解能」型回路の動作や応用例を、基本 から解説していく。後述するように、この回路には 特別な製造プロセス技術は不要で、従来の回路と 混在させることが容易である。今後、今回の新し い回路が適材適所で着実に利用されていくと考え ている。 タル回路は面積の縮小や高速化,低消費電力化を 進めてきた。しかし,アナログ回路では微細化に伴 い,

- ▷トランジスタの速度飽和効果やドレイン抵抗の低下のため、トランジスタの利得が小さくなる
- ▷しきい値電圧変動などの影響による素子特性バ ラつきが大きくなるので、回路の面積を小さくで きない
- ▷電源電圧が下がってくると従来回路構成で動作 するとは限らず、信号対雑音比(S/N)も悪くなる といった問題が生じる。

これまでのアナログ回路は、主にアナログ信号を 電圧振幅で処理する「電圧分解能」型回路を利用 して設計してきた。回路を設計する上で、電圧が 最も扱いやすいからだ。ところが電圧振幅を利用 しているので、低電圧になるとどうしても回路動作 に悪影響が出てくる。このため、電圧分解能型アナ ログ回路はデジタル回路ほど微細化の恩恵を受け ることがない。電源電圧が1V程度になって、いよ いよ設計が困難になってきている(図1)。 こうした問題を克服できる技術として注目を集 めているのが、アナログ信号を電圧軸ではなく時 間軸で処理する時間分解能型アナログ回路であ る。これは既に通信用ICなどで米Texas Instruments Inc. (TI社)が実用化している (図2)。さら に、時間分解能型アナログ回路およびそれを用い た回路システムに関する発表が、ここ数年、回路 技術の国際会議 International Solid-State Circuits Conference (ISSCC) 」や「Symposium on

微細化と低電圧化が背景

LSIの製造プロセス微細化の進展とともに、デジ



VLSI Circuits」などで活発になっており、その回路 技術や校正技術が急速に進展しつつある。

設計のやり方は従来の電圧分解能型アナログ回 路の場合とはかなり変わるが、電圧分解能型と時 間分解能型をうまく使いこなせるようになれば、競 争力のあるアナログICやシステムLSIを作ること ができる。

時間分解能型アナログ回路は一般的な微細デジ タルCMOSプロセスで作製でき、アナログ専用の 特殊なプロセスを必要としない。このため設計部 門が踏み切れば、製造プロセスを変えなくても時間 分解能型アナログ回路を利用できる。また、微細 化すればするほどスイッチングを高速にできるた め、時間分解能型アナログ回路の分解能と性能を 高めやすくなる。

これによって、従来は実現できない新しい発想 のアナログ回路を作ることができると期待されてい る。技術者にとっては、電圧分解能型と時間分解 能型回路設計の同じところや違うところを知ること で、アナログ設計の大事な技術や奥の深さをあらた めて知ることもできる。

以下では、この時間分解能アナログ技術につい て、なるべく分かりやすい回路を例示しながら具体 的に解説する。

基本回路はTDC

時間分解能型アナログ回路のキー・コンポーネン トとなる回路はTDC (time to digital converter)で ある。この回路は文字通り,時間をデジタル化する。 通常の「電圧」ではなく「時間」の領域に信号を変 換し,そこで信号処理を行うのが時間分解能型ア ナログ技術だが,時間領域における分解能を決め るのがTDCである。





TDCの回路はさまざまな方式が提案されている が、多用されているのはゲート遅延回路とフリップ フロップを使う方式である。これは高速CMOSデ ジタル回路でおなじみであり、微細化とともに性能 (スイッチング速度、分解能)を高めやすい。 図3に代表的なTDCの回路図を示す。まず、基 準となるクロック(CLK)とカウンタによって大まか な時間間隔を推定する。図3(a)では3クロック目に 被測定信号が入力されているが、3クロック目であ



ることはカウンタで把握する。次に、図3(b)に示す ようなインバータ遅延回路により、時間分解能の高 い遅延線(ディレイ・ライン)を構成し、時間間隔を 測定する。つまり、3クロック目の時間tを計測する。 この回路構成では、入力信号(被測定信号)をフ リップフロップのクロック部に入力する。また、クロ ックをインバータ遅延線に入力し、インバータ遅延 の接続点の中間タップ(CK1、CK2、CK3、…)をフリ ップフロップのデータ部(D)に入力する。

そのフリップフロップ出力(Q1, Q2, Q3, …)はフ ラッシュ型A-D変換器で出てくるような, いわゆる 「温度計コード」になる。ここで温度計コードとは, ある点を境に連続した0と連続した1が切り替わる ようなコードである。この0と1が切り替わった出 力(Q)の値は, 被測定信号の立ち上がりタイミング を表す(図3(c))。このQの値(温度計コード)をエ ンコードして出力信号に変換する(変換の仕方は p.92の「TDCとフラッシュ型A-D変換器の類似 性」参照)。

TDCの5種のメリット

TDCは図3を見れば分かるように、大部分が CMOSデジタル回路で構成されている。設計やレ イアウト、校正、検証、テストの各段階において、デ ジタル回路の手法を用いることができる。このため、 LSIの微細化に際して次の利点がある。

- ▶プロセス・スケーラビリティ(微細化したときに回路の設計変更の手間が少ない)
- ▷プロセス・ボータビリティ(プロセスを変えたとき



(c) A-D 変換器の出力信号の算出方法



 レアロセス ホーメビリティ(ワロセスを変えたことと
 に回路の設計変更の手間が少ない)
 >微細化とともに性能が向上(インバータやフリッ プフロップのスイッチング速度が速くなる)
 >電源電圧スケーラビリティ(低電圧で動作しやすい)

▷小回路面積(抵抗R/容量C/インダクタLの受 動素子を用いずCMOSトランジスタだけで構成 するので、微細化とともに回路の面積を小さくで きる)

さらに、今後の検証が必要であるが、近年大きな 問題になってきているアナログ回路のEMS(elec-

NEアカデミー

tro-magnetic susceptibility)の対策も、このデジタ ル的手法が有効になる可能性がある。詳しくは後 述するが、電圧分解能型よりも信号振幅を大きく 取りやすいからである。

大部分がデジタル回路のTDCは微細化に伴い インバータ遅延が小さくなり、時間分解能やジッタ 性能の向上が期待できる。現在、学会レベルでは 時間分解能が1psより高いTDCが報告されている。

微細化に伴いLSI内では電源電圧が低下し,素 子バラつきが増大する傾向にあるので,従来の電 圧分解能型アナログ回路での動作保証は難しくな るが,時間分解能型アナログ回路ならデジタル回路 を多用するので動作保証しやすい。

従来のLSI設計において、アナログ回路設計は デジタル回路設計に使う製造プロセスの1~2世 代前の枯れた技術を使うことが多かった。アナロ グ専用の工程を付けて、設計・試作・評価を何サイ クルか繰り返して完成度を上げ、製品化していっ た。しかし、TDCのような時間分解能型回路を用 いれば、先端の微細CMOSプロセスで作製するシ ステムLSIのアナログ回路部を初回の試作で完全 動作させやすくなる。

応用例を通してTDCを学ぶ

LSIテスタ内では、TDCは信号のスキュー/遅 延/周期変動の測定やPLL (phase-locked loop)整 定時間の測定などのために多用されている。つま り、時間の精密な測定には、既にさまざまな場面で 利用されている^(E1)。

また、テスタだけでなく、LSI内部の信号のジッ

以下では、TDCのさまざまな使い方を例示し、 具体的な時間分解能型アナログ回路例を挙げなが ら、その動作や特徴を解説する。

A-D変換器

電圧を時間領域でA-D変換

まず、TDCを用いた時間分解能型のA-D変換 器を説明する。図4(a)に示したA-D変換器では、 時間分解能の高いTDCとリファレンス用の余弦波 を用いて、高速サンプリングを行う。

図4(a)の回路Aでは、入力電圧を時間軸上の信号に変換する。①入力信号Anと、クロックに同期した②基準余弦波Anetをコンパレータで比較する。

次に,時間軸上の信号をデジタル化する(回路 B)。クロック立ち上がりからAnとAretの値が一致 するまでの時間tを,TDCで測定する(図4(b))。 時間tは,単位時間rのk倍で表される。

回路Bでデジタル化した時間軸上の信号は、次 の回路Cで所望の出力信号に変換する。時間tが 分かれば、次の基準余弦波の式からAmとAmerの値 が一致する点、つまりAmの値が求められる(図4 (c))。

 $A_{\rm in}(t) = V_{\rm ref}(t) = A\cos\left(2\pi t_{\rm o}/T\right)$

なお、このtは、TDCによって高い分解能で測定 できる。このため、Anの精度も高くなる。

基準余弦波発生回路は、ΣΔD-A変換器を利用 すれば、大部分はデジタル回路で構成できる。 TDCもほぼデジタル回路なので、全体の大部分が

注1) 筆者がTDC技術を知 るきっかけは、Agilent Technologies社とのLSIテスタ

の共同研究だった。

用いている。

タ測定のため、チップ内にTDCを設ける提案もあ る。例えば、筆者は連続時間ΔΣA-D変換器にお けるループ遅延をオンチップTDCで測定し、それ に応じてパラメータ値を自動調整する方式を検討 している。

これらの回路は、TDCを時間そのものの測定に 使った例である。しかしながら、最近TDCが注目 を集めているのは、測定対象を時間だけではなく電 圧などへと広げているからだ。すなわち、電圧領域 で行っていたアナログ信号処理を時間領域にマッ ピングして処理することで、高性能な回路を実現 する方向に向かっている。 デジタル回路で実現でき、LSI 微細化のトレンドの 恩恵を受けることができる。

これまで試作された、TDCを利用したA-D変換 器の性能を見てみよう。米University of Michigan は、ISSCC 2009でTDCを用いたA-D変換器を発 表した^{#20}。90nm CMOSプロセス技術を用いて、電 源電圧が1V、分解能が9ビット、変換速度が1Mサ ンプル/秒のA-D変換器を作製、消費電力は 14µW、チップ面積は0.06nm²だった。µWクラスの 低消費電力と小チップ面積を達成することで、微 細化技術の恩恵をアナログ回路も十分に受けられ ることを示した。

注2) このUniversity of MichiganのA-D変換器は、 正弦波ではなくランプ波を

TDCとフラッシュ型A-D変換器の類似性

■ DCの構成は、フラッシュ型A-D 変換器に似ている(図A-1)。筆者 はTDCを知ったときに、フラッシュ型 A-D変換器と対比させながら考えるこ とで、TDCの動作原理や特性などを理 解した。

実際のTDCの回路設計でも,新しい 構成や回路規模の調整,高速化,低消 費電力化などの最適化を行うときに、フ ラッシュ型A-D変換器の技術が適用できることは多い。

図A-2は、フラッシュ型A-D変換器 の動作例である。入力電圧を3.56Vと すると、コンパレータ出力は図のように なり、エンコーダの入力信号はd4=1に なる。エンコーダは真理値表に沿って、 「100」という信号を出力する。

フラッシュ型A-D変換器の入力信号

は電圧だが、TDCの入力信号は信号の 立ち上がりタイミングである。フラッ シュ型A-D変換器の参照電圧Vretが、 TDCの基準クロックを遅延させた各 タップにおけるタイミングに対応してい る。

Nビットの分解能を得ようとすれば, 2"-1個のフリップフロップとバッファ 遅延が必要である。



Ŧ

CLK



図A-1 TDC とA-D 変換器の比較

図A-2 フラッシュ型A-D 変換器の動作例

なお、カウンタやランプ波など時間軸のデータを 利用してA-D変換器を実現する方式としては、積 分型A-D変換器が知られている。これと比較する と今回のA-D変換器では、カウンタの代わりに高 時間分解能のTDCを使い、ランプ波の代わりに余 弦波を用いて高速サンプリングを実現していること

小林 春夫 こばやし・はるお 群馬大学大学院 工学研究科 電気電子工学専攻 教授

0 1 0 0 0 0 0 0 1 1 0

100000001111

1982年、東京大学大学院 修士課程修了。同年、横河電機製 作所入社。1989年、米University of California, Los Angeles校 (UCLA)電気工学科 修士課程修了。1997年、群馬 大学 助教授。2002年、同教授。A-D変換器、電子計測、ミッ クスド・シグナル集積回路設計、信号処理などを研究。産学連 携にも力を入れる。群馬大学アナログ集積回路研究会を主宰。



再利用性や保守性を向上する 108

NE Academy



アナログ技術の新潮流 時間分解能型回路とTDC(後編)

前回は、製造プロセスの微細化が進み、電源電圧が低くなったアナログIC向けの回路技術とし て、時間分解能型アナログ回路が注目されていることを紹介し、その基本的な回路 [TDC (time to digital converter)」と動作原理を解説した。今回は、デジタル制御電源用A-D変換器や センサ回路などTDCを利用した具体的な回路例や設計の注意事項を示しながら、時間分解能 型アナログ回路の理解を深めていく。 (本誌)

小林 春夫

群馬大学大学院 工学研究科

アナログIC向け技術として、従来の電圧振幅を 利用した電圧分解能型回路ではなく、時間分解能 型回路が注目されている。その背景には、LSI 製造 プロセスの微細化と低電圧化が進んでおり、従来 の電圧分解能型回路では設計が困難になっている ことがある。

前編では、時間分解能型アナログ回路の基本的 な回路である [TDC (time to digital converter)]と その動作原理を解説した。後編では、TDCを利用 したデジタル制御電源やセンサなどの時間分解能 型回路を示す。この回路を利用すれば、デジタル 回路の製造プロセスを活用しながら、高性能のアナ ログ回路を実現できる。

いった利点が得られる。

このA-D変換器のアナログ入力Varreは、TDC 内で遅延線を構成する図1(b)の遅延セル(バッフ ア)の電源電圧Vmとして入力する。アナログ入力 が変化すると、遅延セル内のインバータとNORゲ ートの電源電圧 Vooが変わり、バッファ遅延時間も 変化する。

例えば、アナログ入力信号が0.6Vのときと1.0V のときでは、バッファ遅延時間は図1(c)、図1(d)の ように変化する。その遅延時間をTDCで検出する。 あらかじめ遅延時間と電圧の関係を明らかにして おくことによって、アナログ入力信号の電圧を測定 する。

この方式では、A-D変換器の線形性を高めるの は難しい。しかし、電源装置の出力電圧には±1~ 3%程度の許容範囲があるので、A-D変換器の線 形性はさほど問題にはならない。

デジタル制御電源用A-D変換器 入力電圧で遅延時間を変える

米University of Coloradoは、図1(a)のようなデ ジタル制御電源用のA-D変換器を開発した¹。同 大学はデジタル制御電源研究のメッカだが、積極 的にデジタル制御電源に用いるための時間分解能 型アナログ回路に取り組んでいる。

既に述べたように、A-D変換器に時間分解能型 アナログを適用すれば、低電圧で動作させやすい、 製造プロセスを変えたときに回路の設計変更の手 間を少なくできる、LSI製造プロセスの微細化とと もに回路の面積を小さくでき性能も高めやすい、と

さらに、University of Coloradoの回路では、デ ジタル制御電源の出力電圧とその目標設定電圧を それぞれこのA-D変換器で測定し、同じ回路を使 いながらデジタル処理で各電圧の差を計算してい る。これによって、デジタル制御電源の出力にはフ ィードバックがかかり、出力電圧と目標設定電圧の 差はゼロに近づく。こうした回路の工夫によって、 今回のデジタル制御電源用のA-D変換器では非 常に高い分解能は不要になり、A-D変換器の入力 範囲(すなわち遅延セルとフリップフロップの数)お よび線形性に対する要求を緩和できるようにして いる。





TDCの歴史

TDCは、電子計測分野でさまざまな デバイスや信号の時間特性測定に 利用され、例えば実験物理学において 電子・光子の飛行時間の測定などに用 いられてきた。

単体の専用電子計測器は、タイム・イ ンターバル・アナライザ(time interval analyzer: TIA)と呼ばれ、もともとは 米Hewlett-Packard Co. (HP社)で考 案された。時間をカウンタで大まかに 測定し、TV変換回路(time to voltage converter)で端数部の時間を電圧に変 換してその電圧をA-D変換する、という アナログ回路を作り込んで、極めて高い 時間分解能・精度を実現してきた。 時間分解能が高いTDCをCMOS IC で実現する回路方式は、日本人の高エ ネルギー加速器実験(原子核物理学分 野)の研究者により考案され、1988年に 発表されている^{***}。多チャネル(数百万 チャネル)で、時間分解能が数nsの時 間測定を実現し、実際に高エネルギー 物理学での実験で利用した。

参考文献

A-1) Arai, Y., Baba, T., "A CMOS Time to Digital Converter VLSI for High-Energy Physics," Symposium on VLSI Circuits, pp.22-24, Aug. 1988.

センサ回路

デジタル回路を利用し小規模で実現

TDCを利用したセンサ回路を2例示す。静電容 量センサと温度センサである。

図2は、韓国ATLab Inc.の静電容量センサの例 である³⁰。静電容量の変化を、信号線の信号遅延 時間の変化で検出できることに着目した。容量が 大きければ、それに接続された信号線を通る信号 の遅延が大きくなる。遅延時間をTDCで測定する ことで容量値を検出する。なお、同社はミックスト・ シグナル SoC (system on a chip)を得意とするファ プレスの半導体メーカーである。

測定容量Cによって、A点の波形の立ち上がり は変わってくる。A点の電圧がある一定以上に高



(b)実際の回路。測定する容量をつなげる可変遅延の回路と、基準遅延の回路

くなると、B点の電圧が高レベルになる。このタイミ ングとクロックの立ち上がりの時間差TをTDCで 測定する(図2(a))。

実際には、測定精度を向上させるため基準の容量を用いた遅延線を用意し、それとの時間差を測定している(同社はこれをデジタル差動方式と呼んでいる)。図2(b)のように「測定用容量によるRC遅延+基準遅延」を一致させるように、「可変遅延」をマルチプレクサの選択信号でデジタル的に調整する。このように容量センサの回路も、デジタル技術を中心にして作ることができる。

なお、測定するCの容量は固定であり、信号遅延 測定は何回も行えるので、逐次比較近似のように 測定側の遅延線ノードを次々に選択して基準遅延 との遅延を比較することで、TDC内のフリップフロ ップを1個で済ませることができる。それにより、 回路規模も小さくなる。

一方、TDCで実現する温度センサを、米 Harvard Universityが提案している³。温度が高く なるとバッファ遅延が大きくなることを利用し、遅 延量をTDCで測定することで温度を計測した(図 3)。デジタル回路で構成できるので、マイクロプロ セサのチップ内の温度モニターとして用いることが 可能である。

バーニア回路 TDCの時間分解能を高める

くなった。

同敗のて土にトーマ インパータ遅近

回路の工夫によって、インパータ遅延時間より細 かい時間分解能を得る方式もある(図4)。ノギス (パーニア)の原理を用いて、クロックを τ 1で遅延 させ、入力信号を τ 2で遅延させると、時間分解能 を τ 1- τ 2に高めることができる。 図4の回路に、クロックと入力信号を入れてみよ う。通常の回路であれば、図4(b)のように2段目の クロックの立ち上がりが時間軸上で入力信号を越 えるので、D0=1、D1=0、D2=0…となる。これ で、 τ 1の時間分解能の測定結果が得られる。 今回は τ 2の遅延を入力信号線に入れたので、 D0=1、D1=1、D2=1、D3=0、D4=0…となる。

このτ2の遅延線により、分解能はτ1-τ2と細か



TDCの校正法

さまざまな回路で応用が進むTDCだが、実際に 利用する際は、測定誤差を減らすための校正処理 が重要になる。TDCを校正するときは、DLL (delaylocked loop)を設けて、インバータ遅延がプロセス や電源、温度変動によらず一定になるように自動調 整することが多い。

例えば、個々のインバータ遅延のバラつきに対 する校正法も開発されている^{4~5}。校正の限界は、 例えばインパータ・ディレイラインのジッタで決ま る。さらに、TDCをリング発振回路の構成にする ことによって、個々のインバータ遅延のバラつき、 量子化誤差、ジッタなどの誤差要因を打ち消せる ように、1次ノイズ・シェープを行う方式も提案され ている⁶⁻⁸。このノイズ・シェープによって、低域 遮断フィルタと等価な操作を行う。つまり、周波数 領域でパワーがフラットな白色雑音に対して、信号 帯域である低域側で減衰させ高周波側は通過さ せる。

IC内では,時間(周波数)基準は電圧基準より精 度よく実現しやすい。水晶発振回路からの安定し たクロックを利用できることが多いからである。こ れも,校正では重要なことである。

設計者の常識を覆す

時間分解能型アナログ回路は,回路設計者の常 識を覆すことであると言ってもよいだろう。従来の アナログ回路の設計では,信号の時間的な遷移や クロック・ジッタの問題にいつも悩まされてきた。 それなのに,あえて時間軸の信号を扱うという発想 は,意外に思われるかもしれない。





それほど従来のアナログ回路設計が,低電圧化 などの問題に直面していると言える。LSIの製造 プロセスの微細化によりトランジスタのスイッチン グ速度は上がっているものの,信号の時間的変動 そのものを情報として利用するのは容易ではな い。時間信号を扱うのは難しいと肝に銘ずべきで ある。

ただし、時間分解能型アナログ技術は、基本を 身に付けさえすれば、使い勝手は悪くない。TDC は回路構成や設計、自己校正、レイアウト、検証を すべてデジタル的に実現でき、CMOS回路の製造 プロセスの微細化に伴って性能を高められる。 CMOSデジタル回路のシンプルで高速・低消費電 力という利点をアナログ回路でも生かせ、かなりの 悪条件下でも動作できるようになる。

回路を自在に使いこなす

ここまで、時間分解能型アナログ回路について、 基本的な回路と使い方を解説してきた。最後に、

表1 回路技術の四つの領域

領域1はバイポーラと化合物半導体が、領域2~4はCMOSが得意と考えている。

	振幅連続	振幅離散
時間連続	領域 1 アナログ	領域3 TDC, PWM
時間離散	領域2 スイッチト・キャパシタ、 サンプリング回路	領域4 デジタル

PWM : pulse width modulation TDC : time to digital converter 現在よく使われている電圧分解能型アナログ回路 やデジタル回路などを包括した視点で,回路の方 式を概観してみよう。これによって,時間分解能型 アナログ回路とはどういうものなのか,一層理解を 深められるだろう。

回路は、時間と振幅が「連続」の信号なのか「離 散」なのかによって、4種類の領域に分類すること ができる(表1)。

領域1は,時間連続かつ振幅連続のアナログ回 路である。電圧分解能型アナログ回路は,ここに 分類される場合が多い。

領域2は,時間離散かつ振幅連続の回路である。 例えば,サンプリング回路やスイッチト・キャパシタ 回路がある。

領域3は、時間連続かつ振幅離散の回路で、今 回解説したTDCやPWM (pulse width modulation)

低電圧化に向く時間分解能型回路のプリエンファシス技術

TDCを利用した回路ではないが、時間分解能型アナログ回路の分かりやすい利用例として、プリエンファシス技術がある。

プリエンファシスとは、高速信号伝送 の際に、伝送線路での信号の高周波成 分の減衰を補償するため、送り手側で 信号の高周波成分を強調することであ る。 くなってしまう。例えば、電源電圧や 振幅が1VのLSIの信号伝送を行うと きに、プリエンファシスによって有効な 振幅が0.5V以下になってしまうと、信 号伝送の誤りが発生しやすくなる。 Nauta氏の提案手法は、電圧軸で はなく時間軸方向を調整する。これに よって、符号間干渉をなくして伝送線 路の高周波成分減衰の影響を除去して いる。



オランダUniversity of Twente 教 授のBram Nauta氏は、高速伝送路の プリエンファシス手法として、図B-1の ようなバルス幅変調方式を開発した。 これは、TDCを使った時間測定の手 法ではなく時間信号発生の手法である が、時間分解能回路の一つと位置付け られる。

従来のプリエンファシス技術では電 圧振幅方向に高周波成分を強調してい たが、これでは有効な振幅電圧が小さ 回路はここに属する。

領域4は,時間離散かつ振幅離散の回路で,通 常のデジタル回路である。

領域1は、CMOSよりもバイポーラ・トランジスタ や化合物半導体が得意とする領域である。設計ル ールが数十nm世代のCMOS技術は、これら4種 類のすべての領域を用いて性能を出すことができ るだろう。

TDCは大部分がデジタル回路で構成でき、 CMOS技術の進展と一緒に性能を高められる。微 細CMOS LSIに適したアナログ回路の方式として 今後、より広い範囲での応用が期待できる。 Temperature Sensor for Microprocessor Thermal Monitoring," 2009 IEEE International Solid-State Circuits Conference, pp.68-69, Feb. 2009.

- Rivoir, J., "Fully-Digital Time-to-Digital Converter for ATE with Autonomous Calibration," *IEEE Internation*al Test Conference, Oct. 2006.
- Hashimoto, T., Yamazaki, H., Muramatsu, A., Sato, T., Inoue, A., "Time-to-Digital Converter with Vernier Delay Mismatch Compensation for High Resolution On-Die Clock Jitter Measurement," VLSI Circuit Symposium, Jun. 2008.
- 6) Park, M., Perrot, M., "0.13μm CMOS 73dB SNDR 87mW 20MHz BW CT ΔΣ ADC with VCO-Based Integrator and Quantizer," 2009 IEEE International Solid-State Circuits Conference, pp.170-171, Feb. 2009.
- 7) Dhanasekaran, V. et al., "A 20MHz BW 68dB DR CTΔΣ ADC Based on a Multi-Bit Time-Domain Quantizer and Feedback Element," 同上, pp.174-175, Feb. 2009.
- Straayer, M., Perrott, M., "An Efficient High-Resolution 11-Bit Noise-Shaping Multipath Gated Ring Oscillator TDC," VLSI Circuit Symposium, Jun. 2008.

参考文献

- Pateela, B. J. et al., "High-Frequency Digital PWM Controller IC for DC-DC Converters, "IEEE Transactions on Power Electronics, vol.18, no.1, pp.438-446, Jan. 2003.
- Moon, B. J. et al., "A Full-Digital Multi-Channel CMOS Capasitive Sensor," *IEEE Asian Solid-State Circuits* Conference (ASSCC), pp.247-250, 2007.
- 3) Woo, K. et al., "Dual-PLL-Based CMOS All-Digital

小林 春夫 こばやし・はるお 群馬大学大学院 工学研究科 電気電子工学専攻 教授

1982年,東京大学大学院 修士課程修了。同年,横河電機製作所入社。1989年,米University of California, Los Angeles校 (UCLA)電気工学科修士課程修了。1997年,群馬大学 助教授。 2002年,教授。A-D変換器,電子計測技術,ミックスト・シグナル集積回路設計,信号処理ア ルゴリズムなどを研究。産学連携にも力を入れる。群馬大学アナログ集積回路研究会を主宰。

TDCでは不可避のメタスタビリティの問題

-DC内のフリップフロップのデー タDとクロックCLK間のタイミン グは、通常の同期デジタル回路設計の 場合と異なり、常にセットアップ時間と ホールド時間が確保されているとは限ら ない。フリップフロップのクロックの立 ち上がりとほぼ同時にデータが変化す ると、いわゆるメタスタビリティ(metastability)現象を引き起こし、デジタル出 力の大きな誤差が生じる可能性がある。 メタスタビリティとはフリップフロッ プの出力Qの値が論理レベル[0][1] のどちらの値も取らず、一定の間その中 間の値を取り続けることである。通常 のA-D変換器のコンパレータでも、こ の現象が生じる。

うなレベルの入力信号がどのタイミン グで来るのか分からない状況下では、 メタスタビリティは必ず生じてしまう。 対策をしてもこの発生頻度はゼロにで きず、わずかな確率で残る。

電子計測器用A-D変換器では、この メタスタビリティによるビット・エラー をできるだけ小さくしなければならな いという要求がある。例えば、オシロス コープでメタスタビリティの発生確率 が高いと、波形表示の品質が劣化する。 製造プロセスの微細化によるトラン ジスタの高速化はメタスタビリティの発 生頻度が減少する方向に働くが、TDC 内のフリップフロップ回路は、入出力は デジタルだが内部回路はラッチト・コン パレータであり、アナログ回路のセンス が要求される。

このメタスタビリティの問題を、回路 だけでなく、冗長性を持たせてシステ ム・レベルで解決する方法もA-D変換 器で研究されている。しかし、やはり影 響を完全にゼロにすることはできない。 筆者は電子計測の研究所で仕事をし たことがあるが、そこでベテラン研究者 が、オシロスコープのトリガ回路で発生 するメタスタビリティ問題を解決しよう としていた。その結論は、「発生確率を 小さくすることはできるが、完全にゼロ にできる回路システムは実現できない」 ということであった。現在も未解決とい う状況は変わっていない。TDCでもこ のメタスタビリティの問題は避けられな いということを念頭に置くべきである。

TDCやA-D変換器のように、どのよ



組み込み寺子屋 第6回●プログラミングエ程で使うツール 品質を考慮してコードを作成し 実行可能な形式に変換 116

đ

NIKKEI ELECTRONICS 2009.6.1 99
NE Academy



完全デジタルPLL回路 「ADPLL」を学ぶ

無線通信回路の周波数シンセサイザや、マイクロプロセサの高速クロック生成回路において、必須の回路がPLLである。通常はアナログ回路で実現する。このPLLを、すべてデジタル回路で構成するという設計コンセプトが「ADPLL」だ。実際にADPLLを利用した回路の研究開発を進めている群馬大学の小林氏らが、ADPLLの意義や、構成について解説する。 (本誌)

小林 春夫

群馬大学大学院 工学研究科

壇徹

三洋半導体

田邊 朋之

群馬大学大学院 工学研究科

最近,回路設計においてADPLL(all digital phase-locked loop)というキーワードを聞くことが多 くなってきた。ADPLLは、その名の通り、すべて をデジタル回路で構成したPLLである。特に、徽 細な設計ルールを用いて製造するCMOS製システ ムLSIに適した技術と言える。

ADPLLは、元米Texas Instruments Inc. (TI社) のBogdan Staszewski博士によって提案された位 相同期回路方式である(図1)。無線通信回路の 周波数シンセサイザにおけるキー・テクノロジーで あることなどから、各国の大学や企業で活発に研究 が進んでいる。これまでも「デジタル PLL」と呼ば れるものがあったが、実際にはかなりアナログ回路 が残っていた(図2)。

ADPLLの研究開発には、PLL回路技術に加え てデジタル信号を処理する知識が不可欠である。 また、ADPLLの設計思想は、システムLSI内部の ほかのアナログRF回路の設計にも示唆を与えるも のである。

PLL回路を専門としている日本人の技術者や 研究者の方に聞くと、「ADPLLは今後必要な技術 だが、直近の仕事で手いっぱいで、なかなか着手 できない」という声が多い。このため、ADPLLへ の理解が不十分で、自社で取り組む余裕がないこ とから設計会社に開発を委託する、といった例が 多いという。





我々は2007年ごろから群馬大学と三洋半導体 の共同研究としてADPLLの研究開発に取り組ん でおり、非常に将来性のある興味深い技術である と実感している。

ADPLLは無線通信用の発振回路のみならず, システムLSI内部のデジタル・クロック生成回路な どへの応用が期待できる。本稿では、ADPLLに ついて分かりやすく解説したい。

無線通信回路や高周波クロック生成に

まず、一般的なPLL回路の役割を説明する。 PLL回路とは、入力された交流信号に対し周波数 が等しくかつ位相が同期した信号を、フィードバッ ク個御により別の発振回路(従来のPLL回路では VCO[†]、ADPLLではDCO[†])から出力するもので ある。フィードバック経路に分周回路を配置すれ ば、周波数通信も実現できる。

PLLの特徴は、広い周波数範囲にわたって精度 の高い信号を発振できることである。近年の通信 機器においては、広い周波数範囲での動作が必要 になっている。ところが水晶発振器の場合、比較 的高い周波数など特定の領域では高い精度(温度 依存性など)を実現するが、広範囲な周波数には対 応できない。PLL回路は、こうした場合の周波数 シンセサイザで利用される。

オールデジタルPLL回路

ADPLUは、低電圧動作の進むCMOSシステム LSIでの利用に適したPLL回路方式である。具体的には、最小加工寸法が130nm以降のCMOSプロセスで、1.5V程度以下の電源電圧になると、従来のアナログPLLより高い性能を発揮することを期待できる。

ADPLLのメリットは、以下のようなものだ。 >微細な設計ルールを利用するデジタル CMOS回 路での、低電源電圧動作に向く

▷CMOSプロセスの微細化が進むほど、性能向上 を期待できる(従来のアナログPLLでは、微細

化しても必ずしも高性能化するわけではない) ▷チップす法が小さく済む

▷初回での完全動作が期待できる
▷プロセス開発と並行して回路設計が行える
▷プロセス・ボータビリティおよびプロセス・スケー
ラビリティが確保できる

[†]VCO (voltage controlled oscillator) = 電圧即御路振 器。

*DCO (digitally controlled oscillator)=デジタ ル創御の発振器。

これらのADPLLのメリットは、下記の特徴から もたらされている。

▷デジタル回路で構成するだけでなく、回路設計や 検証、そしてテストも、デジタル回路と同様の手 法を用いることができる

このほか、システムLSI内部において、デジタル 回路を動作させるための高周波クロック信号発生 にPLLは利用されている。こうした例では、PLL において比較的低周波の入力クロック信号を周波 数逓倍し、高周波クロック信号を生成する。 さらにPLL回路は、FM復調器やクロック・デー

タ・リカバリなどにも利用されている。

▷アナログ・フィルタ(抵抗やキャパシタを多用)を デジタル・フィルタに置き換えられるので、チップ 面積を縮小できる

▷チャージ・ポンプ回路が不要。このため、低い電源電圧での動作が可能となる。また、チャージ・ポンプのスイッチ動作がなくなるので、位相雑音を低減できる

▷発振出力の位相維音の要因を, DCO 周波数分



解能, DCO 位相維音, TDC (time to digital converter)時間分解能の三つに特定できる

▷デジタル回路のためプログラム制御が可能になる。高速整定と位相雑音のトレードオフの問題を 解決できる

▷デジタル自己校正により、製造プロセスや電源電 圧、温度変動のループ伝達関数への影響を自動 的にキャンセルできる

ADPLLを提唱したStaszewski博士がその著作 で何回も強調しているが、ADPLLは次のような考 えに基づいて設計されている。

「ディープ・サブミクロンのCMOS製造プロセス において、デジタル信号の時間分解能はアナログ 信号の電圧分解能よりも優れている」。

デジタルCMOS回路は、スピードや消費電力の

観点から極めて優れており、これがCMOSプロセ スがLSIにおいて主流になった理由である。上記 の考え方に基づくADPLLは、まさに微細CMOS の良さを最大限に利用した方式と言えよう。

ADPLL 回路の基本構成

ADPLL回路は、DCO、カウンタ回路とTDC回 路、および周辺デジタル回路で構成する(図3)。 DCOは、従来のVCO回路を置き換えるものだ。カ ウンタ回路およびTDC回路は、従来のPLL回路 における位相比較回路とチャージ・ポンプ回路に相 当する。周辺デジタル回路によって従来のアナロ グ・フィルタをデジタル・フィルタに置き換えている。

○DCO (デジタル制御発振器)回路

ADPLLでは、内部の発振回路にVCOではなく DCO回路が用いられている。DCOは、入力がデジ タル値で、出力はその値に応じた発振周波数の信 号になる。DCOの内部はアナログ回路だが、入出 力信号はデジタル信号である。これは、基本的な デジタル回路であるフリップフロップ回路と類似し ている。

DCO国路は例えば、MOSの差動対でゲートとド レインをたすき掛けして構成した負性抵抗と、イン ダクタしおよび容量Cから構成されるLC発振回 路として実現できる(図4)。ここで容量Cは、MOS パラクタ配列として実現する。DCOはデジタル入 力に応じて発振周波数を変化させるために、MOS パラクタの容量値を変化させる必要があるが、 MOSパラクタのバイアス電圧をアナログ的に変化



NEアカデミー



させるのではなく、デジタル値として変化させる。 すなわちデジタル人力が0のときはバイアス電圧を 大きくし(バラクタ容量値C)、1のときはバイアス電 圧を小さくし(バラクタ容量値C+ΔC)、バラクタ 値を2値として扱う。アナログ・バイアス電圧を与 える場合は、その揺らぎが位相雑音となってしまう が、DCO方式ではバイアス電圧の揺らぎが位相雑 音に与える影響は少ない。バラクタ配列全体では、 デジタル入力にほぼ比例したバラクタの個数に対 して高いバイアス電圧を与え、残りのものは低いバ イアス電圧を与えることになる。

最小パラクタ容量変化値が, 要求される周波数

分解能より大きい場合は、ΔΣ変調によるディザリ ングを用いる(図5)。例えば、バラクタ1個による容 量値変化がCとC+ΔCであるとすると、ΔΣ変調 によって、時間的にCを選択するのを70%、C+ ΔCを選択するのを30%とする。これにより、等価 的にC+0.3ΔCを作り出す。これは、いわゆる [Fractional-N型PLL]を実現していることになる。

プロセス微細化に伴いバラクタのマッチングは 良くなり、最小容量値は小さくなる。このほか、バ ラクタ値のミスマッチに起因する、デジタル人力と バラクタ配列全体の容量値間の非線形性の影響を 軽減するために、時間ごとに選択するバラクタを変

位相エラーΦEから出力周波数fvまでのブロックモデル

DCO利得の正規化







化させる「ダイナミック・マッチング」という手法も 利用できる。これは、ΔΣ型のD-A変調器で利用 されている技術である。例えば、あるPLL回路研 究者は、「ADPLLは規模の大きなΔΣ型のD-A変 調器ととらえることができる。両者とも、CMOSプ ロセスの微細化による動作クロック周波数の向上 に追随して、性能を向上できる信号発生回路であ る」と評している。

の出力周波数変化」として定義する。このDCO利 得は、温度や電圧、時間の変動だけでなく、発振周 波数によっても異なる。このため、DCOの利得は ADPLLの伝達関数を設定する際に知っておかな ければならない値と言える。ADPLLはデジタル自 己校正によってこの値を自動的に計測・計算し、逆 数を掛けてDCO利得を正規化する。これにより、 DCO内部がアナログ回路特有のばらつきや変動が あることを、自動的に補正している(図6)。

後述するが、DCOの周波数分解能が有限である ことや、LC発振回路の位相雑音があることによっ て、ADPLLループ伝達関数の出力の位相雑音に 影響が出ることがある。ここでDCOの利得を、 「DCOのデジタル入力値を1ビット変化させたとき

○TDC回路による位相差検出 ADPLLでは、出力信号と基準入力信号の周波 数/位相比較回路として、カウンタ回路とTDC回

NEアカデミー

路を用いる(図7,図8)^{****}。まずカウンタ回路にお いて,出力問波数が基準入力周波数の約何倍の整 数値になるかを計測する。そしてTDCで,少数部 分を計測する。両者の値を合わせると,出力周波 数(位相)と基準入力周波数(位相)の比(差)を正確 に知ることができる。ADPLLは,新世代のアナロ グ回路として注目の集まるTDCを位相差検出のた めに用いていることから,ある意味では非常に先進 的であり,時間分解能回路の領域を切り開いたとも 言えよう。

TDCは, 精度の高いトラッキングを実現するの に必要不可欠で, 周波数逓倍(integer型PLL)で も必要である。TDCの時間分解能や線形性は, 周 波数/位相比較器の精度を決定し, 出力信号の位 相雑音に影響を与える。このため, より細かい時間 分解能を持つTDCの, 回路トポロジーが提案され ている。

また、TDCを構成するインバータ遅延線の遅延 量は温度や電圧変動の影響を受けるが、次のよう な自己校正を行うことでその影響をキャンセルして いる。DCO出力の発振周波数(周期)は既知である ので、TDC回路でその周期をインバータ遅延線の 遅延量との相対値として測定する。これにより、逆 にインバータ遅延線の遅延値を計測し、その値を 基にTDCでの時間計測値を補正するというものだ (図9)。

○同期デジタル回路での信号処理

高い周波数の出力信号で低い周波数の基準入 力信号をリタイミングすることで、システム全体を 同期回路として信号処理する。しかしこのリタイミ ングの際、出力信号と基準入力信号は非同期であ るので(フリップフロップのセットアップ時間とホー ルド時間を常に満たしているとは限らないので)、い わゆるメタスタビリティの問題が生じる³。ADPLL では回路やシステムを工夫することで、メタスタビ リティの発生確率を低く抑えている。





ル・フィルタを通してDCOへ入力する。FCWを直 接DCO入力させる「フィードフォワード方式」によ って、応答特性を向上させる手法も提案されてい る。この場合、FCWによる設定周波数を変更する タイミングをジッタが少ないように、デジタル的に設

○位相領域での演算

カウンタやTDCで計測した位相差を, 設定周波 数(FCW: frequency command word)を時間積分 して位相情報に変換させたものと比較し, デジタ 定できる。

タイプI, タイプII, および高次のPLL回路は, このデジタル・フィルタ部分の設定により実現可能 である(図10)。また、フィルタのパラメータを, 動作 状態によってダイナミックに変更することも可能だ (車の運転に例えてギア・シフトとよばれる)。

○時間/周波数両面からのモデリング・設計 ADPLLのデバイス・モデリングおよび設計の際



には、時間領域と周波数領域の両方のアプローチ が必要だ。ADPLLはデジタル回路で実現できる ので、VHDL (VHSIC hardware description language)シミュレーションのための時間モデルを構 築すると、回路設計を行いやすい。

一方、ループ伝達関数に基づく応答特性や位相 維音の計算のために、周波数領域での解析・設計 も有用である。TDC量子化誤差、DCO有限周波 数時間分解能、DCOの位相雑音が、ADPLL出力 信号への位相雑音への要因になる(逆に言えば位 相雑音の要因は、これらのみに限定できる)。

これら三つの出力信号位相雑音への影響は、 ADPLLループ伝達関数の関数である。TDC有限 関があることが分かっている。このため、内部の デジタル値の変化を観測することで、位相雑音特 性の製造出荷時のテストを行えることが指摘され ている¹⁰。この場合、高価な計測器を使用せずと も、位相雑音を推定できることになる(LSIテスト の分野では一般にこのような手法は [alternative testing] と呼ぶ)。

各国の研究開発動向と今後の展開

ADPLL回路に関する国際学会の発表では、TI 社に加えて台湾MediaTek, Inc., 米Intel Corp., 米IBM Corp, 伊仏合弁のSTMicroelectronics社 から活発に報告されている。一方大学では、米 University of California, San Diego校(UCSD), 米University of California, Los Angeles校 (UCLA), イタリアUniversity of Pavia, 東京工業 大学からの発表が目立つ。

時間分解能による位相維音への影響は低間波領 域であり、DCO有限周波数分解能による影響は高 周波領域となる。つまり、時間、周波数分解能、伝 達関数の設計で、出力位相雑音を計算できる。 ADPLLは、プロセス微細化とともに分解能が向上 するため、位相雑音特性が従来のアナログPLLよ りも優れることが期待できる(図11)。

さらにADPLLでは、ある内部ノードにおけるデ ジタル値の変化と、出力信号の位相維音に強い相 ADPLLでは、位相変調や周波数変調がデジ タル的に容易にプログラム可能であるため、 Bluetooth用のポーラ方式送信機内で用いることが T1社から発表されている。また、位相維音の低減 が可能なため、ローカル信号発生器として用いるこ

制御ループの安定性と速応性のトレードオフを解決

性と速応性のトレードオフの問題 は基本的かつ重要な技術課題である。 一方を良くしようとすれば、他方が劣化 する。例えば、スイッチング電源回路に おいてリップルを小さく(安定性を良く する)しようとすれば、負荷変動に対す る応答(速応性)は劣化する。従来は、 アナログPLL回路においても位相雑音 (安定性)と設定周波数の変化に対する 応答時間(速応性)もトレードオフの関

係にある。

ADPLLは、デジタル技術により動的 にパラメータ値を変更することで、その トレードオフの問題を解決できる。設 定周波数を変化させた過渡状態におい ては、制御ループ(デジタル・フィルタ) の時定数を小さくして高速応答を行い、 動作が収束した際には位相雑音が小さ くなるようにループ伝達関数を設定で きる。UCLA 教授のAsad Abidi氏に、 2007年6月に群馬大学で講演いただ

いた際、会場から「ADPLLよりも良い (better) アイデアはあるか」という質問 が飛び出した。これに対してAbidi氏 は、「ADPLLは位相雑音と高速応答の トレードオフを解決しているので、十分 な(enough) アイデアである」と回答さ れていたのが印象に残っている。

なお、速応性と安定性のトレードオフ の解消(過渡状態で時定数を変更する) については、デジタル制御電源分野で も提案されていることである。

ともできる。

今後はシステムLSI内部のデジタル回路クロッ ク供給や、広帯域の可変ローカル信号発生器にも 用いられるだろう。現在、システムLSI内部のデジ タル回路へのクロック供給源としては、複数の PLL回路が用いられている。一方で、ADPLLを 用いれば抵抗やキャパシタで構成する低域通過フ ィルタが不要のため、チップ面積が小さく済む。電 源電圧が低下したり用いる製造プロセスを変更し たりするときにも、設計変更が少ない優位性もある。

国内メーカーからは、ADPLL技術の研究開発が 必ずしも精力的に行われてないという声も聞くが、

今後必要不可欠な技術になるのは間違いない。そ の際のADPLLおよびそれを用いた回路システム の設計には、従来の高周波回路設計者やPLL設 計者に加え、信号処理研究者の協力が重要になる だろう。 E

答考文献

- 1) Staszewski, R., Balsara, P. All-Digital Frequency Synthesizer a Deep-Submicron CMOS. Wiley Interscience. 2006.
- 2) 小林春夫、「アナログ技術の新潮流 時間分解能型回路とTDC (前額)」「日経エレクトロニクス」、2009年4月6日号, no.1001. pp.88-92.
- 3) 小林春夫,「アナログ技術の新潮流 時間分解能型回路とTDC (後編)」、同上, 2009年4月20日号, no.1002, pp.102-107.

小林 春夫 こばやし・はるお

群馬大学大学院 工学研究科 電気電子工学専攻 教授

1982年,東京大学大学院修士課程修了。同年,橫河電機製作所入社。1989年,米University of California, Los Angeles校(UCLA) 電気工学科 修士課程修了。1997年,群馬大学 助教授。2002年,同教授。A-D変換器,電子計測, ミックスド・シグナル集積回路設 計,信号処理などを研究。産学連携にも力を入れる。群馬大学アナログ集積回路研究会を主宰。工学博士(早稲田大学)。

壇 徹 だん・とおる

三洋半導体 カスタムLSI事業部 基礎回路技術部 アナログ回路技術課 課長

1983年、大阪大学 工学部 電子工学科卒業。同年、三洋電機入社。1987 ~ 1989年 東京工業大学 客員研究員。CMOSデバイス、 高周波デバイス, 高周波回路の研究開発に従事し, 2008年7月から現職。2002~2006年, IEEE VLSI Technology Symposium のプログラム委員会メンバー。

田邊 朋之 たなべ・ともゆき 群馬大学大学院 工学研究科

2007年,群馬大学 工学部 電気電子工学科卒業。2009年,群馬大学大学院 工学研究科 電気電子工学専攻 博士前期課程修了。 ADPLL, RFサンプリング回路などを研究。現在, 旭化成エレクトロニクス勤務。