


2022年6月27日(月)



計測制御工学 第12回講義

△Σ AD/DA変換器 入門

小林春夫

群馬大学大学院理工学府 電子情報部門

koba@gunma-u.ac.jp

下記から講義使用 pdfファイルをダウンロードしてください。
出席・講義感想もここから入力してください。

<https://kobaweb.ei.st.gunma-u.ac.jp/lecture/lecture.html>

2016 年 11 月 28 日

International Test Conference 2016 始末記

虎穴に入らずんば虎子を得ず

群馬大学大学院 電子情報部門 小林春夫

2016 年 11 月 14 日(月)-18 日(金) 米国テキサス州フォートワース市で開催された International Test Conference (ITC) 2016 に参加した。この国際会議はもともとは米国の大手コンピュータメーカー、プロセッサメーカーがそのテスト技術の隆盛のために設立したとのことで、現在 LSI テスト分野の最大の国際会議になっている。産業界、大学両方からの論文発表、併設の企業展示会がある。また、この本会議の後に 1 日半のワークショップが開催されている。本会議では論文採択率が 30% と厳しい。先端技術情報が得られ、多くの人と知り合えることができ、研究成果の効果的アピールをすることができる。初日の基調講演ではざっくり 1,500 人前後の参加者があった。産業界からの参加者は研究所というより製品を扱っている現場の方が多い印象である。

● 「柔よく剛を制す」を目指す

かなり産業寄りの学会であり、その思惑に乗るようではあるが、ドラッカーの書にも「柔道での相手の力をを利用して技をかけるような仕事の仕方をすると大きな成果を出すことができる」とある。この国際会議を通して研究成果アピールしたいと、ここ何年か参加し論文発表・ポスター発表・ワークショップ発表をしている。

LSI テスト技術分野では アナログ/ミクストシグナル IC テストに関して 10 年以上前から アジレント・テクノロジー、半導体理工学研究センター、ソシオネクスト、アドバンテスト社等と共同研究、技術交流を行ってきている。研究成果は ITC をはじめとして、関係国際会議、国内研究会等で発表してきている。

● 学会活動に協力する

ITC アジア委員も務めているが、プログラム委員長(Li-C. Wang 教授, University of California, Santa Barbara 校)から各委員は本会議への投稿論文を 2 つ(以上)リクルートすることとの連絡を受ける。投稿してくれる方を見つけるのは大変なので、自分で 2 件執筆し投稿した。また、特別セッション、パネル討論の企画も依頼された。

また、いくつかの投稿論文を扱い、多くの人たちに査読を依頼した。引き受けいただいた査読者の皆さんに感謝します。

● 特別セッションの企画

車載用 IC の関心の高まりに伴いパワー系デバイスのテストが重要であるがこれまで ITC ではあまりカバーしてこなかったと感じていたので、この特別セッションを提案した。九州工大の温暁青先生のご提案の低パワーLSIのテストと合体して、次の題目の特別セッションとして認められた。

低パワー/高パワーデバイスのテスト技術 (Test of Low/High-Power Devices)

温先生は低パワーデバイステスト分野から ARM 社、メンターグラフィックス社から 2 名の講演者を招聘した。

筆者は高パワーデバイステスト分野からダイアログセミコンダクタ社(独)のテスト部門のデレクター Hans Martin von Staudt 氏およびトロント大学(カナダ) Wai Tung Ng 教授を招聘した。Hans さんは以前からテスト学会での知り合いで、今回も ITC には情報収集のため参加するだろう、またダイアログ社は電源IC関係が主力製品であるので、積極的に引き受けてくれると思った。Ng 先生とは群馬大学 客員教授 松田順一先生を通じての知り合いで、パワー系デバイス・回路の研究をしているので適任であると思った。なお、Ng 先生は、アナログ/ミクストシグナル IC の設計・テストの権威で ITC の General Chair を務めたこともある Gordon Robert 教授(McGill 大学、カナダ)とトロント大学の同級生だったとのことで、Robert 先生は Ng 先生の講演の際には会場にかけつけており、結果として人脈が広がり深まった。

またこの特別セッションの Discussant (発表後の Q&A の時間に議論を先導する役目) を仰せつかった。温先生が招待された2名の方々の発表に対しどのような質問をしたらよいかを事前に同先生からサジェッションをいただき準備した。4 件の発表に対して聴衆から質問がなかった場合、各 1 件くらい質問をするのがよい(あまり質問をしそぎるのは良くないと思っている)。

● 虎穴に入る

LSI テストのコストに関するパネルを提案したところ、プログラム委員長の Wang 先生に承認された。

パネルはパネルオーガナイザ & 司会を務めた。パネリストは日本のアドバンテスト社を通じて米国のアドバンテストの方、日本ケイデンス社を通じて米国のケイデンスの方を紹介してもらった。また学会で知り合ったオーストリアの AMS 社の Peter Sarson 氏(同氏は私のところで論文博士号取得を目指している)と、その知り合いの ON Semi 社、NXP 社のテスト部門の責任者の方々を依頼した。

パネルの司会をするのは精神的に重圧であったので 事前にパネリストに詳細な質問状を送り回答をもらい、日本での知り合いの LSI テスト関係者に意見・情報をいただき、十分準備した。

「西洋は自然を支配しようとする、東洋は自然とともに生きる」という見方がある。前日の Monday Panel では ARM 社の司会の方がパネルをうまくコントロールしていたが、自分はパネリストや聴衆の議論を活発にするようにするだけであまり前に出ないほうがよいと考えて臨んだ。

パネルの様子は群馬大学 客員教授 畠山一実先生により下記に報告されている。

<http://techon.nikkeibp.co.jp/atcl/event/15/111600089/111800018/>

● 算法三題

本会議に 2 件論文を投稿したが、1 件が採択された。

14-2 Masahiro Murakami, Haruo Kobayashi, Shaiful Nizam Bin Mohyar, Osamu Kobayashi, Takahiro Miki, Junya Kojima,
"I-Q Signal Generation Techniques for Communication IC Testing and ATE Systems"

これは 複素信号処理、マルチトーン信号、 $\Delta \Sigma$ 変調、LSI テスト技術および 3つの算法 (i) DWA アルゴリズム ②自己校正アルゴリズム ③ DWA と自己校正アルゴリズムの組み合わせ の内容である。非常に特殊なかつ数学的な内容がいくつもあるので、なかなか理解してもらうのは大変である。

この研究テーマは以前から構想を温めており、研究開始した際から大きな国際会議を狙っていた。その学年で学科成績トップの村上正紘君に担当させた。村上君は期待に応えてよい結果を出してくれた。が、大きな国際会議にはなかなか採択されない。査読コメントを見ると内容を正しく理解してもらっているとは思えない。が、小さくまとまりたくない。新しい内容を付け加え原稿を修正し、これが最後になるかもしれないと思いもう一度挑戦したところようやく採択された。不遜な言い方かもしれないが、「運命は勇者に微笑む」と思った。

ITC 本会議での採択論文は一流大学の博士論文内容、大学・産業界のプロの研究者・技術者からのものがほとんどであり、極東の地方大学の修士論文研究内容が発表できるのは奇跡に近いと思う。それだけ村上君の論文が良かったと思っている。ITC 開催の 1か月くらい前の東京大学 VDEC にての ITC アジア委員会主催で、技術

系のネイテブスピーカーを招いての日本からのITC2016 発表 3 件の予行練習が行われた。筆者の発表内容は参加者が皆理解できなかったようである。司会者が「今の発表内容わかった人」と問い合わせたところ誰も手を上げない。が、正直、「何年もかかって考えたことだ。そんなに簡単に分かってたまるか」という気持ちであった。そこで出たコメントをもとに 少しでも誤解がないように、かつわかりやすくなるように スライドを小修正して発表に臨んだ。

幸運だったのは発表したセッションの座長が McGill 大学の Gordon Robert 教授だったことである。同教授は $\Delta\Sigma$ 変調技術に詳しく、トロント大学での複素信号処理研究も良く知っており、ミクストシグナルIC設計・テストの権威である。発表内容と私の意図は全て理解できる。発表・Q&A の最後に “Excellent !” と言っていただいた。

2015 年 6 月にフランスのパリ第 6 大学での参加者 40 名程度のワークショップ

20th IEEE International Mixed-Signal Testing Workshop

にて“マルチビット $\Delta\Sigma$ 時間デジタイザ”について発表した。日本人参加者は筆者一人であった。このとき同教授が「自分も同じことを考えたが、どうやって回路実現したらよいのかわからなかった。が今回あなたはそれを示してくれた。」と言ってくれたので、筆者のグループでの研究がこの分野の海外の研究者間で信用されるようになった。

この件を含め、LSI テスト関係の国際会議、ワークショップであちこちに発表し、関係学会誌に論文投稿してきたことに加えて今回のITC本会議での論文採択されたことは、研究室にポジティブフィードバックが働くことが期待できる。

ITC 論文は電子データとして学会データベースにほぼ半永久的に保存される。担当した村上君、共著者の方々、もちろん筆者にとっても非常に良い結果になったと思う。

● 半導体産業での新しい風

ITC 本会議終了後に 併設ワークショップ

First IEEE International Workshop on Automotive Reliability & Test – ART Workshop に参加した。150 名前後の参加者があった。車載 IC 関係のテスト技術、故障率・不良率、信頼性 (reliability, dependability)、頑健性(robustness)、歩留まり、経年劣化 (aging) /寿命(life time)、診断、セキュリティ(security)、安全性 (safety) 等に関係した内容で 基調講演（2 件）、パネル討論（1 件）、一般論文・講演発表（22 件）が行われた。論文採択を競うところではなく、様々な技術を自由な雰囲気で発表・議論するところとの印象を受けた。

印象に残ったのは 車載 IC に求められる故障率・不良率は 最近までは ppm 以下と言っていたが、現状は ppb レベル（以下）までにしなければならないと 2-3 衍厳しい要求がされていることである。

Automotive : low quality = out of business の言葉が印象的である。

民生用 IC に対しては「過剰技術、過剰品質」が問題であるという議論があったが、車載 IC ではその発想とは全く異なると感じた。

民生用 IC では設計保証等でそのテストを簡略化する傾向にある、ATE ベンダーが数社に集約される等で、ITC 等のテスト関係国際会議の重要性は低下する傾向にあるとの意見も聞いていたが、今回の ITC で各半導体メーカーが車載用 IC に注力してきているという話を聴いて、テスト関係の国際会議(がカバーしている技術分野)の重要性がクローズアップされるのではないかと感じた。

● 黄金比パワー

この ART ワークショップで下記の口頭発表を行った。

Yutaro Kobayashi, Takuya Arafune, Shohei Shibuya, Haruo Kobayashi, Hirotaka Arai, "Redundant SAR ADC Algorithms for Reliability Based on Number Theory"

欧米の人たちは 黄金比、フィボナッチ数列に非常になじみがあるようで、発表後「この発表は楽しかったよ」のリスポンスを数人からもらった。

● 他流試合

欧米、アジアを問わず、海外で発表すると “日本とは異なる” リスponsをもらうことはしばしば経験する。どちらが良いかということではなく、「異なる」ということであり、どのように異なるのかというのも様々である。

国内学会発表では、発表論文が日本の大学であると その入試偏差値等のバイアスで大学・論文を見る/見られることをしばしば感じる。しかし、海外の国際会議では、聴衆はそのようなことは知らないので、純粋に論文内容および発表/発表者だけから評価されることが多い。もちろん良い評価を得る場合だけでなく、力及ばず良い評価を得られないこともあるが、すがすがしい気持ちになる他流試合である。
様々な国・民族、価値観の方々との交流は楽しいものである。

● No risk, No gain

ゲインのためにはリスクをとらなければならない,
この対偶は「リスクをとらなければゲインはない」(不入虎穴焉得虎子) になる.

一方, 「君子危うきに近寄らず」という言葉もある.

「瓜田に履を納れず, 李下に冠を正さず」も同じ意味であろう. 矛盾することを言っているようであるが, これは「ゲインがないならリスクになるようなことをするな」ということであり, 両者はともに同時に成立すると思う.

「ゲインのためにはリスクをとらなければならない」

「ゲインがないならリスクになるようなことをするな」

の2つで「リスクをとること(Risk taking)」の考え方方が明確になると思う.

● 論文発表の影響力

ITC 2016 でのアイオワ大学（米）からの ADC テスト用信号生成の発表で, 従来研究事例の一つということで 2 年前の ITC 2014 での安部文隆君の発表論文が引用されスライド 1 枚で紹介された. 10 年くらい前に ある国の大に講演・論文審査で招かれ, その学生に「あなたのこの論文を読んでいるのであなたを知っている」と言われた. また, 今年の台湾の学会で, 初めて会う台湾の大学の先生に「あなたはこの論文の著者ですね」と言われた.

論文を出しておくと海外で影響力があるのだなどの経験を何度かしている.

● 惜福

今回めぐりあわせ良く ITC 2016 に参加することができた.

少しでも役に立つ情報をと思い, 下記 2 件を執筆した.

<http://techon.nikkeibp.co.jp/atcl/event/15/111600089/111800023/>

<http://techon.nikkeibp.co.jp/atcl/event/15/111600089/111800021/>

● 米国テキサス州フォートワース市

油田の発見によって石油精製工場や石油施設機械を製造する工場が相次いで建てられた. また戦後は航空機産業が発展し, ロッキード社の主力工場があるほか, 世界最大の航空会社であるアメリカン航空の本社がある. 近年はダラスやその近郊都市と同様にエレクトロニクス産業も発展しており, これらの業種が産業の三本柱となっている. フォートワースはダラスおよびアーリントンとダラス・フォートワース都市圏を形成している. 第 35 代アメリカ合衆国大統領ジョン・F・ケネディが暗殺される前に最後となる演説を行った都市である.


(Wikipedia より)

フォートワースを「田舎すぎず都会すぎずの町」と評する日本人の方もおられる.



テキサス州


In Texas, everything is big !



● ITC2016 会場のフォートワース・コンベンションセンター



● ITC の様子





● ITC 併設企業展示会



“Technology never stops” の言葉に出会う。



● ART ワークショップ



● フォートワース市の歴史



<p>2009 Kimbell Art Museum acquires first known painting by Michelangelo, <i>The Torment of Saint Anthony</i> (1487–88).</p> <p>Downtown's largest hotel, Omni Fort Worth, opens across from Fort Worth Convention Center.</p> <p>Heritage Trails historic markers installed downtown.</p>	<p>First "Rockin' the River" tubing and music event at Panther Island river-front stage.</p> 	<p>2013 Sundance Square Plaza, incorporating a block of Main Street, dedicated in heart of downtown.</p> 	<p>Debut of Big Hoss TV at Texas Speedway, world's largest HD screen.</p>
<p>2010 Fort Worth Museum of Science and History opens expanded facility designed by Mexican architecture firm Legoretta + Legoretta. Includes Cattle Raisers Museum.</p> 	<p>TCU wins Rose Bowl.</p>	<p>2011 Super Bowl held at Cowboys Stadium in Arlington. ESPN broadcasts live from Sundance Square.</p>	<p>Will Rogers Memorial Center, home to prestigious international equestrian events, begins adding significant new facilities.</p>
<p>2012 JFK Tribute dedicated in front of Fort Worth Hilton, site of his last speech.</p>	<p>Fort Worth Food & Wine Festival begins, celebrating city's growing culinary, brewery and distillery scene.</p>	<p>2013 Fort Worth Bike Sharing launched.</p>	<p>Reno Piano Pavilion, designed by Pritzker laureate Renzo Piano, opens at Kimbell Art Museum.</p>
<p>2014 Annual Fort Worth Stock Show & Rodeo breaks all-time attendance record, hosting 1,166,000 patrons.</p>	<p>DFW International Airport celebrates 40th anniversary with more than 200 domestic routes. American Airlines direct flights to China and longest commercial flight in the world, to Sydney, Australia.</p>	<p>2015 ESPN College GameDay begins the 2015 football season with from Sundance Square.</p>	<p>Voters approve funding for new arena near Will Rogers Memorial Center.</p>
<p>2016 World premier of <i>JFK</i> by Fort Worth Opera drawing international audience.</p>	<p>Texas Rangers announce plans Tarrant County and construct new stadium.</p>	<p>2017 Groundbreaking for the multipurpose arena at Will Rogers Memorial Center.</p>	
<p>150th anniversary of the Chisholm Trail which brought cattle drives to spur city's early growth.</p>			

● 会場近くの公園




● テキサス A&M 大学 法学部



● J. F. Kennedy 最後の宿泊ホテル（コンベンションセンターのすぐ前にある）








アメリカが諸君に何をしてくれるかを問うのではなく、

諸君がアメリカに何ができるかを問え



● 2度目のフォートワース

フォートワース コンベンションセンターでの国際会議参加は2回目である。

前回は2011年3月のパワーエレクトロニクス関係の会議（Applied Power Electronics Conference and Exposition : APEC）であった。3月11日にホテルをチェックアウトしようとすると、「日本が大きな津波にあった」とフロントで告げられた。空港に行くと成田行きフライトは全部キャンセルされていた。航空会社の手配で近くのホテルに宿泊し、翌日ようやく席を見つけてもらって帰国した。

● 最後に

今回 大きな国際会議に関与することができ、自分の研究者人生として区切りであり、ある程度 気が済んだように感じている。あとは精神的な余裕を持ち肩の力を抜いて「余韻」でやっていこうと思っている。

年末年始の休みには親父の墓参りで報告しようと思っている。

● 関係 WEB サイト

ITC

<http://itctestweek.org/>

ART ワークショップ

<http://www.cad.polito.it/+/ART2016/>

日経 Tech ON ITC2016

<http://techon.nikkeibp.co.jp/atcl/event/15/111600089/?rt=nocnt>

巻頭言

「技術の生みの親・育ての親」

早稲田大学理工学部教授 安田 靖彦



マルチメディアもITもその最も中核的な技術的背景を一つだけ挙げるとすれば、デジタル技術ということになろう。ところが、自然界に存在する物理量たとえば音声、映像、その他は殆どすべてアナログ量である。そこでデジタル的な内部処理を行なう最近の情報通信システムにおいては、これらのアナログ情報をシステムに入力するために、アナログ・デジタル（A-D）変換器というインターフェースが必要不可欠となる。A-D変換の方法には昔から種々の方式が提案されているが、最近では高精度のA-D変換方式として世界的にもデルタ・シグマ (Δ - Σ) 変調方式が主流となりつつある。この方式に基づくA-D変換器は、CDをはじめ各種オーディオ機器、携帯電話などの通信機器で広く使用され、その利用は映像機器にまで拡がろうとしている。そのうち世界中で何億個と使われるかもしれない。この方式がこのように最近脚光を浴びているのは、他の方式と比べて、回路内で精度を要するアナログ的な部分が極めて少なく、集積回路（LSI）化し易いことにある。

私事になって恐縮ではあるが、このデルタ・シグマ変調は今から40年も前、昨年秋に逝去された猪瀬博先生の研究室に私が大学院学生として在籍中、あるきっかけで創案し命名したものである。

当時はデジタル通信の黎明期で、PCM通信を中心に活発な研究が行なわれていた。若手の助教授であった猪瀬先生は、世界初の全デジタル時分割電子交換機の試作という研究を米国のベル電話研究所から委託され、研究室をあげてその遂行に当たっていた。当時は真空管からトランジスタへの移行期で、デジタル回路は現在からは想像できないほど高価であった。そこでこの試作交換機では通話方式として、PCMではなく回路が簡単なデルタ (Δ) 変調を用いることになり、私がその担当者となった。

昭和35年の秋、先生から我々大学院学生に新しい卒論生に与える研究テーマを考えるように指示があり、ふと思いついたのがこの方式であった。デルタ変調は入力信号の微分値を運んでいるから、受信パルス列を積分することによって原信号を再現する。このために伝送の途中で誤りがあると、後々までそれが影響するのが問題とされていた。これを避けるためには、予め入力信号を積分してからデルタ変調すれば、その出力パルス列は入力信号の振幅値そのものに対応し、受信側では積分操作は不要となる筈ではないか。この考えは一見尤もらしかったが、このままでは実現できないことにすぐ気がついた。直流成分を持った入力信号がくると積分器がすぐ飽和してしまうのである。この困難にたいしては、一両日の間に解決方法を見つけた。この積分器をデルタ変調器のフィードバックパス

に存在する積分器と一緒にして差分器直後のフォワードパス内に挿入するのである。この効果は絶大であった。誤り波及がなくなると同時に、入力信号と出力パルス列の積分値の差が常に零レベルとなるようにフィードバック制御される結果、安定度が高く、精度に対する要求条件が緩やかとなる利点が生じた。私には村上純造氏（元東芝、故人）が卒論生としてついたが、同氏は大変有能で半年という短い期間に回路を組み立て、実験データを手際よくとって所期の性能を確かめてくれた。この方式はデルタ変調という既存の技術をベースにしたが、性能が中途半端な後者がその後殆ど実用されていないのに対し、デルタ・シグマ変調は前述の通りの状況である。まさに出藍の誉れと言うべきであろう。

それから相当な年月が経って、この方式はまず米国で注目され、半導体集積回路技術の進歩とともに世界中でA-D変換器の主役として育てられた。我が国は海外で生まれた技術のシーズを育て上げて製品化するのが得意であると自他ともに認めている。だが、デルタ・シグマ変調方式はその逆の一例である。一つの技術が成功するためには、生みの親・育ての親どちらも大切なのである。

$\Delta\Sigma$ か $\Sigma\Delta$ か ?

$\Delta\Sigma$ (デルタシグマ) 安田靖彦先生の主張

$\Sigma\Delta$ (シグマデルタ) IEEE の論文

$\Delta\Sigma$ or $\Sigma\Delta$? That is a question.




Hamlet

発明者の安田先生にしたがい

$\Delta\Sigma$

AD変換器の分解能



信号	2進
0	0 0 0
1	0 0 1
2	0 1 0
3	0 1 1
4	1 0 0
5	1 0 1
6	1 1 0
7	1 1 1

0 – 7 の 8 レベル: $2 \text{の} 3 \text{乗} = 8$ 3ビットの分解能

よく用いられるAD変換器の分解能

0 – 255 の 256 レベル: $2 \text{の} 8 \text{乗} = 256$

8ビットの分解能

0 – 1023 の 1024 レベル: $2 \text{の} 10 \text{乗} = 1024$

10ビットの分解能

数の感覚

2のべき乗はとてつもなく大きな数になる

$$2^8 = 256$$

$$2^{10} = 1,024$$

$$2^{20} = 1,048,576$$

$$2^{30} = 1,073,741,824$$

Nビット AD変換器

N→大  極めて細かい最小分解能

- 曽呂利新左衛門(初代)が豊臣秀吉から褒美を問われ、
今日は米1粒、翌日には倍の2粒、その翌日には更に倍の4粒と、
日ごとに倍の量の米を100日間もらう事を希望
 とてつもない量
- 新聞紙を26回2つ折りにすると、富士山より高くなる

<https://ja.wikipedia.org/wiki/曾呂利新左衛門>

<https://ja.wikipedia.org/wiki/2の冪>

$\Delta\Sigma$ AD変調器(1)

現在、東京都市大 教授

傘 昊

群馬大学大学院 工学研究科
電気電子工学専攻



$\Delta\Sigma$ AD変調器

AD変換の基礎

サンプリング, 分解能, 量子化とADCのSNR

$\Delta \Sigma$ ADCの導入

オーバーサンプリング, ノイズシェーピング

$\Delta \Sigma$ AD変調器の原理と構成

1次 $\Delta \Sigma$ AD変調器, 2次 $\Delta \Sigma$ AD変調器

$\Delta \Sigma$ AD変調器の高精度化手法

フルフィードフォワード $\Delta \Sigma$ AD変調器


高次 $\Delta \Sigma$ AD変調器

ルチビット $\Delta \Sigma$ AD変調器

AD変換の基礎


AD変換

- アナログ信号(電波、音声、電圧、電流等)をデジタル信号 (0,1,1,0,...) に変換する




- 連続信号 → 離散信号
⇒ デジタル信号処理が可能

標本化(サンプリング)




- 連続信号の振幅を一定の時間間隔(周期T)で切出す
- 時間離散的な瞬間値(データ)に置き換える
- 時間軸の離散化

量子化



- 標本化された振幅を単位振幅(q)の整数倍にする
- 振幅データを四捨五入で当てはめる
- 振幅軸の離散化

コード化



- 量子化された振幅を「0」, 「1」に符号化
- デジタル信号を出力

デジタルによるアナログの表現

3ビットによるアナログ量の表現例

デジタル列 (2^2 2^1 2^0)			アナログ
1	1	1	7
1	1	0	6
1	0	1	5
1	0	0	4
0	1	1	3
0	1	0	2
0	0	1	1
0	0	0	0


$$1 \cdot 2^0 + 0 \cdot 2^1 + 1 \cdot 2^2 = 5$$

多ビットの例

デジタル列	アナログ値
3ビット⇒	8レベル
4ビット⇒	16レベル
8ビット⇒	256レベル
10ビット⇒	1024レベル
16ビット⇒	65536レベル

サンプリングおよびサンプリング定理


サンプリング周波数




- サンプリング周波数 : $F_s = 1/T$
⇒ AD変換速度 (SPS : Sampling Per Second, Hz)

サンプリング周波数とエイリアシング


入力信号



FinとFs
が近い


サンプリング
信号

離散信号



異なる信号
が再現される


再生信号



エイリアシング: Aliasing (折り返し)


サンプリング定理

ナイキスト定理、ナイキスト・シャノンの定理





- エイリアシングを防ぐため:
 $F_s > 2F_{in}$ が必要
- $F_s > 2F_{in}$: デジタル信号からアナログ信号が復元できる
- ナイキスト周波数(Nyquist Frequency): $F_n = F_s/2$

エリアシング(Aliasing)





- $F_s=8\text{KHz}$ の時、 1KHz と 7KHz の信号は区別できない
- ナイキスト周波数以上の入力信号を含むと、異なる連続信号がサンプリングでは区別できない

オーバーサンプリング




- ナイキスト周波数を超える周波数でサンプリングを行う
 $F_s >> 2F_{in}$
- F_s が大きいほど、AD変換の誤差が小さくなる

オーバーサンプリング



- オーバーサンプリングを行うとAD変換の精度が向上

アンダーサンプリング



- ナイキスト周波数以下の周波数でサンプリングを行う: $F_s < F_{in}$
- サンプリング定理から、エイリアシングが起こるが、
高周波搬送波の検波、通信用広帯域信号の交換に用いられる

サンプリング方法のまとめ

オーバーサンプリング

ナイキスト・サンプリング

アンダー・サンプリング

$$F_{in} < F_{nyquist}/2 = F_s/4$$

$$F_{in} < F_{nyquist} = F_s/2$$

$$F_{in} > F_s$$

オーバーサンプリングADC
 $\Delta\Sigma$ ADC

ナイキストADC
Flash型, SAR型
Pipeline型

音声・通信ベースバンド帯
AD変換

汎用AD変換



Pipeline型ADC

通信IF/RF帯の広帯域
AD変換

AD変換の分解能


分解能(Resolution)

単位: bit



- 分解能とは、一回AD変換で出力できるbit数(N)
- 量子化のための器基準値の数 2^N
⇒AD変換の精度

最小分解能



- AD変換で区別できる最小振幅の値(量子化の刻み)
- $1\text{LSB}=\text{FS}/2^N$ (N : bit数)

ADCの重要仕様


- 変換速度: サンプリング・レート(SPS)
- 分解能: bit数
- FOM: (Figure of Merit)

$$\text{FOM} = \frac{\text{Power}}{(2 \times \text{BW}_{\text{eff}}, \text{Fs}) \times 2^{\text{ENOB}}} = \frac{E_{\text{conversion}}}{(2 \times \text{BW}_{\text{eff}}, \text{Fs}) \times 2^{\text{ENOB}}}$$

Power: 消費電力, BW_{eff}: 実効帯域幅,
Fs: サンプリング周波数, ENOB: 有効ビット
Econversion: AD変換ステップあたりの消費エネルギー




AD変換のエネルギー効率の指標、ISSCCの競争が激しい

AD変換方式と分解能/変換速度




AD変換の量子化誤差とSNR

ADCのモデル




$$Y = X + Eq$$

アナログ信号のスペクトル解析




- 繰返し信号は正弦波と余弦波の積和
- 離散時系列データ
- 連続信号のスペクトル
- 周波数成分解析
信号とノイズの分離
フィルタリング etc.

正弦波入力時ADC出力スペクトル




AD変換の量子化誤差



量子化誤差はAD変換における本質の誤差、
小さくするにはBit数(分解能)をあげるしかない

AD変換器のSNR

Signal-to-Noise Ratio



ADCのパワースペクトラム
(Doutに対し、FFT処理で得られる)

SNR [dB]


$$= 10 \cdot \log \left[\frac{\text{Signal Power}}{\text{Noise Power}} \right]$$

$$= 10 \cdot \log \frac{V_{\text{Signal(rms)}}^2}{V_{\text{Noise(rms)}}^2}$$

$$= 20 \cdot \log \frac{V_{\text{Signal(rms)}}}{V_{\text{Noise(rms)}}}$$

量子化誤差とSNR

Probability density function
for quantization error



量子化ノイズのパワー

$$\begin{aligned}
 V_{Q(\text{rms})} &= \left[\int_{-\infty}^{\infty} x^2 f_Q(x) dx \right]^{1/2} \\
 &= \left[\frac{1}{V_{\text{LSB}}} \int_{-\frac{V_{\text{LSB}}}{2}}^{\frac{V_{\text{LSB}}}{2}} x^2 dx \right]^{1/2} = \frac{V_{\text{LSB}}}{\sqrt{12}}
 \end{aligned}$$

入力信号のパワー

$$V_{\text{Sin}(\text{rms})} = \frac{V_{\text{Asin}}}{\sqrt{2}} = \frac{2^N \cdot V_{\text{LSB}} / 2}{\sqrt{2}} = \frac{2^N \cdot V_{\text{LSB}}}{2\sqrt{2}}$$

理論値

$$\text{SNR}[\text{dB}] = 20 \cdot \log\left(\sqrt{\frac{3}{2}} \cdot 2^N\right) = 6.02N + 1.76[\text{dB}]$$

N: ADCのbit数

ADCの有効ビット (ENOB: Effective Number of Bit)

ADCのbit数	SNR [dB]
6	37.9
8	49.9
10	62.0
12	74.0
14	86.0
16	98.1
18	110.1

$$\text{SNR[dB]} = 6.02N + 1.76 \text{ [dB]}$$

$$\text{ENOB} = (\text{SNR} - 1.76) / 6.02$$

SNRの6dB向上



ADCの1bitの精度向上

AD変換器大分類

(1) ナイキストADC

- ナイキスト定理に基づき、AD変換を行なう
- 入力アナログ信号の帯域(最大Fin)の2倍の周波数(ナイキスト周波数)でサンプリングすれば、元のアナログ信号を正確に再現できる。
- 入力アナログ信号と出力デジタルデータが1:1に対応。
- 前の入力サンプルに関係なく、各サンプルが独立に処理を行なう。
- 変換器にメモリ機能はない。
- 直線性や精度はアナログ回路素子(抵抗、容量、電流源)のマッチング精度で決まる。

変換速度 = サンプリングレート

AD変換器大分類


(2) オーバーサンプリングADC($\Delta\Sigma$ ADC)

- ナイキストレートより大幅に高い周波数で(4-512倍程度)で信号をサンプルし、先行データを用いて、最終結果を再生
- 変換器の中にメモリ機能を持つ
- 入力アナログ信号と出力デジタルデータの間は1:1の対応ではなく、時間領域また周波数領域における入力波形全体と出力波形の全体の比較が変換器の精度を決める。
- 精度は正弦波入力に対するSNRで評価できる。
- アナログ回路素子に対する要求精度はナイキストレートADCより緩和される。

変換速度 = データレット < サンプリングレート



ΔΣADCの導入

$\Delta\Sigma$ ADC(1)



AD変調器の出力はビットストリームであり、
デジタルフィルタで信号処理を行い、
最終的なデジタル信号を出力する。

$\Delta\Sigma$ ADC(2)




- $\Delta\Sigma$ 変調器
オーバーサンプリングとノイズシェーブで、
入力の正弦波に $\Delta\Sigma$ 変調をかける。

- デジタル・フィルタ
 $\Delta\Sigma$ 変調波形から高周波成分を取り除いて、
平坦化された正弦波を得る。
但し、デジタルフィルタによる遅延が入る

オーバーサンプリング

オーバーサンプリングによるSNR改善




$$\text{OSR} = f_s / 2\text{BW}$$

$$\text{SNR} = 6.02N + 1.76 + 10\log(\text{OSR})$$



サンプリング周波数を2倍(OSR=2)、SNRは3dB向上
⇒ サンプリング周波数を4倍で1bit精度向上

AD変換のためのz関数

シフト演算子 z^{-1} (遅延)



AD変換のためのz関数



10サンプリングで 2π の位相変化

$$z^{-1} = e^{-j\omega T}$$


$$= \cos(2\pi f/fs) - j \sin(2\pi f/fs)$$

$$z^0 = 1,$$

f : 信号の周波数

fs : サンプリング周波数

z関数で表す微分・積分



$$\text{微分: } df/dt = f(t) - f(t-T) = fz^0 - fz^{-1} = f(1-z^{-1})$$


微分項: $(1-z^{-1})$

$$\text{積分: } \sum f(t) = f(z^0 + z^{-1} + z^{-2} + \dots + z^{-n})$$

$$Y = f + Yz^{-1} \Rightarrow Y = f/(1-z^{-1})$$


微分項: $1/(1-z^{-1})$

z関数を用いる伝達関数(1)



$$Y(z) = H(z) \cdot G(z) \cdot X(z)$$

微分(HPF)






$$Y(z) = X(z) - z^{-1}X(z)$$

$$Y(z) = (1 - z^{-1})X(z)$$

$$\frac{Y(z)}{X(z)} = 1 - z^{-1}$$

z関数を用いる伝達関数(2)

積分(LPF)



$$Y(z) = X(z) + z^{-1}Y(z)$$

$$(1 - z^{-1})Y(z) = X(z)$$

$$\frac{Y(z)}{X(z)} = \frac{1}{1 - z^{-1}}$$

$$Y(z) = z^{-1}(X(z) + Y(z))$$

$$(1 - z^{-1})Y(z) = z^{-1}X(z)$$

$$\frac{Y(z)}{X(z)} = \frac{z^{-1}}{1 - z^{-1}}$$



$$Y(z) = X(z) + z^{-1}X(z) + z^{-2}X(z) + z^{-3}X(z) + \dots$$

$$Y(z) = (1 + z^{-1} + z^{-2} + z^{-3} + \dots)X(z)$$

$$Y(z) = \frac{1}{1 - z^{-1}} X(z)$$

ノイズシェーピング

ノイズシェーピング(Noise-Shaping)





Eq(量子化ノイズ)のスペクトル

Eq*(1-z⁻¹)のスペクトル

△Σ変調方式

△変調方式(1)



$$Y(z) = X(z) + Eq(z)/G$$

量子化誤差は $1/G$ で減衰


$$\frac{d(\sin(2\pi Fin/Fs))}{dt} = (2\pi Fin/Fs) \cdot \cos(2\pi Fin/Fs)$$

$$Fs \gg Fin \Rightarrow 2\pi Fin/Fs \ll 1$$


$$(2\pi Fin/Fs) \times G \doteq 1 \text{ を設定可能}$$

オーバーサンプリングを行うと
信号の差分は小さくなる


△変調方式(2)



$$d(z) = \left(X(z) - \frac{z^{-1}}{1-z^{-1}} \cdot \frac{1}{G} \cdot d(z) \right) \cdot G + E_q(z)$$




$$Y(z) = \frac{1}{1-z^{-1}} \cdot \frac{1}{G} \cdot d(z)$$




$$Y(z) = X(z) + \frac{1}{G} \cdot E_q(z)$$

量子化誤差は $1/G$ で減衰

$\Delta\Sigma$ 変調方式



$$Y(z) = X(z) + \frac{1}{G} \cdot E_q(z)$$





$$Y(z) = (X(z) - Y(z)z^{-1}) \frac{1}{1-z^{-1}} + E_q(z)$$

$$Y(z) = X(z) + (1 - z^{-1}) \cdot E_q(z)$$

量子化誤差は微分される
ノイズシェーピング

ノイズシェーピングの特徴



$$Y(z) = X(z) + \underline{(1 - z^{-1}) \cdot Eq(z)}$$

周波数成分を持つ項

ノイズ・シェーピングで量子化誤差の周波数分布を変える

$\Delta\Sigma$ AD変調器(2)

傘 昊

群馬大学大学院 工学研究科
電気電子工学専攻

$\Delta\Sigma$ AD変調器

AD変換の基礎

サンプリング, 分解能, 量子化とADCのSNR

$\Delta\Sigma$ ADCの導入

オーバーサンプリング, ノイズシェーピング

$\Delta\Sigma$ AD変調器の原理と構成

1次 $\Delta\Sigma$ AD変調器, 2次 $\Delta\Sigma$ AD変調器

$\Delta\Sigma$ AD変調器の高精度化手法

フルフィードフォワード $\Delta\Sigma$ AD変調器


高次 $\Delta\Sigma$ AD変調器

マルチビット $\Delta\Sigma$ AD変調器




ΔΣAD変調器の原理と構成


$\Delta\Sigma$ ADCの構成



$\Delta\Sigma$ ADCの構成要素




ΔΣAD変調器のノイズシェーピング



積分器でノイズシェーピング実現

ノイズ・シェーピングで量子化ノイズの周波数分布を変える
⇒ 量子化ノイズを高域に移し、帯域内ノイズを低減

ΔΣAD変調器




$$Y(z) = \frac{H(z)}{1 + H(z)} \cdot X(z) + \frac{1}{1 + H(z)} \cdot E(z)$$

$$\text{STF}(z) = \frac{H(z)}{1 + H(z)}$$

$$\text{NTF}(z) = \frac{1}{1 + H(z)}$$

Signal Transfer Function



Noise Transfer Function



オーバーサンプリングとノイズシェピングで高分解能(SNR)を実現.

1次 $\Delta\Sigma$ AD変調器

下式満たすように、
変調器の入出力関数を求める
 $Y(z) = STF(z)X(z) + NTF(z)E(z)$





$$\begin{aligned} U(z) &= X(z) - z^{-1}Y(z) \\ V(z) &= z^{-1}V(z) + U(z) \\ &= z^{-1}V(z) + X(z) - z^{-1}Y(z) \end{aligned}$$

$$\begin{aligned} Y(z) &= V(z) + E(z) \\ &= z^{-1}V(z) + X(z) - z^{-1}Y(z) + E(z) \\ &= X(z) + E(z) - z^{-1}(Y(z) - V(z)) \\ &= X(z) + E(z) - z^{-1}E(z) \\ &= X(z) + (1 - z^{-1})E(z) \end{aligned}$$




$$\begin{aligned} STF(z) &= 1 \\ NTF(z) &= 1 - z^{-1} \end{aligned}$$

「 $1 - z^{-1}$ 」は微分で、量子化誤差の1次ノイズシェーピング


1次 $\Delta\Sigma$ AD変調器の回路



$\Delta\Sigma$ AD変調器入出力波形



2次 $\Delta\Sigma$ AD変調器




$$Y(z) = E_q(z) + \frac{1}{1-z^{-1}} \left(-z^{-1}Y(z) + \frac{1}{1-z^{-1}} (X(z) - z^{-1}Y(z)) \right)$$

$$Y(z) = X(z) + (1 - z^{-1})^2 E_q(z)$$

$$\text{STF}(z) = 1, \quad \text{NTF}(z) = (1 - z^{-1})^2$$

2nd-Order
Noise Shaping

N次 $\Delta\Sigma$ AD変調器



$$Y(z) = X(z) + (1 - z^{-1})^N Eq(z)$$

$$STF(z) = 1$$

$$NTF(z) = (1 - z^{-1})^N$$

$N > 2$ の場合、動作が不安定になる可能性がある
設計上の注意・工夫が必要


性能の犠牲で安定性を確保

ゼロ点の分散、最適化


係数の最適化

NTFゲイン、ピークSNRと入力レンジはトレードオフ

変調器の次数とSNR(次数: 積分器の数)



△ Σ AD変調器の汎用システム表現



$$Y(z) = \frac{H(z)}{1 + H(z)F(z)} X(z) + \frac{1}{1 + H(z)F(z)} Eq(z)$$

$$STF(z) = \frac{H(z)}{1 + H(z)F(z)} = z^{-k} \quad \text{位相の遅れ}$$

$$NTF(z) = \frac{1}{1 + H(z)F(z)} = (1 - z^{-1})^k \quad \text{微分特性}$$

システムレベル設計では、STFとNTFを満たすため、 $H(z)$ と $F(z)$ を決める。

高次 $\Delta \Sigma$ AD変調器の実現手法

安定性のために



- 係数の最適化
- フィードフォワード
- ローカル・フィードバック
- マルチビット構成
- MASH(カスケード)構成
- ノイズ結合

2次1bit $\Delta\Sigma$ AD変調器の設計例

- 変調器のアーキテクチャ (MATLAB)
- 変調器の係数 (MATLAB)
- 変調器の回路構成 (SPICE)

2次 $\Delta\Sigma$ AD変調器のアーキテクチャ

Boser-Wooley変調器



$$Y(z) = \frac{a_1 a_2 z^{-2}}{D(z)} X(z) + \frac{(1 - z^{-1})^2}{D(z)} Eq(z)$$

$$STF(z) = \frac{a_1 a_2 z^{-2}}{D(z)}$$

$$NTF(z) = \frac{(1 - z^{-1})^2}{D(z)}$$

$$D(z) = (1 - z^{-1})^2 + a_2 b z^{-1} (1 - z^{-1}) + a_1 a_2 z^{-2}$$

$STF(z) = z^{-2}$, $NTF(z) = (1 - z^{-1})^2$ を満たすため、

$a_1 a_2 = 1$, $a_2 b = 2$ は必要条件

$a_1 = a_2 = 1, b = 2$ or $a_1 = 0.5, a_2 = 2, b = 1$ となる

MATLABによるシミュレーション

1. Simulinkで
ブロック図作成


3. Simulation実行

```
1 %%%%%% Delta-Sigma Modulator (DSM) Simulation %
2 % Pre-Setup Parameter for 2nd-order LP DSM %
3 % Modified By Hao SAN san@el.gunma-u.ac.jp %
4 %%%%%% DSM Coefficients Setup %%%%
5 close all; clear; clc;
6 nn = 13; % Change nn to change Number of Sampling
7 Fs=2^nn; % Number of Samplings
8 A = 1; % Amplitude of Sin Wave
9 Fin = 2^5-1; % Input Freq of Sin Wave
10 %%%% DSM Coefficients Setup %%%%
11 a1=1; a2=1; b1=1; b2=2;
```


2. パラメータ設定

4. FFT等演算・処理



5. 処理結果



```
1 %%%% DSM Power Spectrum & SNR Calculation program %
2 % Modified by H. SAN san@el.gunma-u.ac.jp %
3 %%%%%% Power Spectrum PLOT in Linear Scale %%%%
4 close all;
5 %%Simout -- FFT -- Power -- Decibel %%%%%%
6 xfftre=fft(simout(Fs+1:Fs*2),Fs)/Fs; % FFT Calculation
7 youtre=xfftre.*conj(xfftre); % Power
8 Po_dB_re=10*log10(youtre); % Decibel
9 %%%% Axes Setup %%%%%%
10 xarray=0:1/(length(xfftre)-1):1;
11
12
```




オーバー・ロード



実際の積分回路では、VDD近辺で出力電圧が飽和し、変調器の動作が制限され、SNRが下がってしまう。SNR改善のために係数の最適化が必要



Simulinkで変調器係数の最適化

Simulinkで積分器の出力波形を観測し、
最大出力値はほぼ同じなるように係数を決定




$$a_1=1/3, b_1=2, a_2=3/2, b_2=4/3$$

積分器の実現回路



$$V_{out}(z) = \frac{C_1}{C_2} \cdot \frac{z^{-1}}{1 - z^{-1}} V_{in}(z)$$

2次 $\Delta\Sigma$ AD変調器SC回路構成




SPICEでSimulationを行い、回路動作を確認

ΔΣAD変調器の高精度化手法




フルフィードフォワード構成

フルフィードフォワード型 $\Delta\Sigma$ AD変調器

FB型 $\Delta\Sigma$ AD変調器


$$Y(z) = z^{-1} X(z) + (1 - z^{-1})^2 E(z)$$

FF型 $\Delta\Sigma$ AD変調器

$$Y(z) = X(z) + (1 - z^{-1})^2 E(z)$$

FB型とFF型の比較(1): 伝達関数


フィードバック(FB)型



$$Y(z) = z^{-1} X(z) + (1 - z^{-1})^2 E(z)$$

フィードフォワード(FF) 型

$$y_1(z) = z^{-1} X(z) + z^{-1} (1 - z^{-1}) E(z)$$





$$Y(z) = X(z) + (1 - z^{-1})^2 E(z)$$



$$y_1(z) = z^{-1} (1 - z^{-1}) E(z)$$

FB型とFF型の比較(2): 内部ノード電圧





フィードバック(FB)型



フィードフォワード(FF)型




FB型とFF型の比較(3): スペクトル




FB型とFF型の比較(4): 歪み

FB型 $\Delta \Sigma$ AD変調器



FF型 $\Delta \Sigma$ AD変調器




OP-Ampの非線形性によって生じる歪み成分


高次 $\Delta\Sigma$ AD変調器の構成

高次 $\Delta\Sigma$ AD変調器


係数の最適化




フィードフォワード構成





高次 $\Delta\Sigma$ AD変調器のローカルフィードバック




ゼロ点分散



4



MASH型 $\Delta\Sigma$ AD変調器(Cascade)



Multi-stage noise-shaping Modulator

$$Y_1(z) = z^{-1} X(z) + (1 - z^{-1}) Eq1(z)$$


$$Y_2(z) = z^{-1} Eq1(z) + (1 - z^{-1}) Eq2(z)$$

$$\begin{aligned} Y(z) &= H_1(z)Y_1(z) - H_2(z)Y_2(z) \\ &= z^{-1}Y_1(z) - (1 - z^{-1})Y_2(z) \\ &= z^{-2}X(z) + z^{-1}(1 - z^{-1})Eq1(z) \\ &\quad - z^{-1}(1 - z^{-1})Eq1(z) - (1 - z^{-1})^2Eq2(z) \end{aligned}$$

$$Y(z) = z^{-2}X(z) - (1 - z^{-1})^2Eq2(z)$$

- 二つの1次ループで2次のノイズシェーピングを実現
- $H_1(z)NTF_1(z) = H_2(z)STF_2(z)$: 高いマッチング特性が必要
- ミスマッチがあると, $Eq1$ のノイズ漏れが生じてしまう

エラーフィードバック




エラーフィードバック

$$Y(z) = X(z) + (1 - He(z)) \cdot Eq(z)$$

$He(z)$ を変更することにより、伝達関数を設計できる


エラーフィードバック: 1次ノイズシェーピング



$$Y(z) = X(z) + (1 - z^{-1}) \cdot Eq(z)$$

1次ノイズシェーピング

エラーフィードバック: 2次ノイズシェーピング




$$Y(z) = X(z) + (1 - 2z^{-1} + z^{-2}) \cdot Eq(z)$$

$$Y(z) = X(z) + \frac{(1 - z^{-1})^2}{(1 - 2z^{-1} + z^{-2})} \cdot Eq(z)$$

2次ノイズシェーピング

$\Delta\Sigma$ DACには多用されが、
 $\Delta\Sigma$ ADCの適用は制限される

ノイズ結合型 $\Delta\Sigma$ AD変調器








$$Y(z) = X(z) + \frac{1}{1 + H(z)} \cdot (1 - z^{-1}) E(z)$$

NTF


積分回路(AMP)の追加せず、
効率的に高次の変調器を実現

マルチビット $\Delta\Sigma$ AD変調器

マルチビット $\Delta\Sigma$ AD変調器



シングルビット vs マルチビット





Single-bit – 内部ADC/DAC回路は簡単
高精度が困難、安定性が問題

- OSRが大
 - サンプリング周波数が高い
 - 変調器回路は高速
- フィルタの次数が高い
 - 回路が複雑
 - 安定性の問題

Multi-bit – 内部ADC/DAC回路は比較的大

- 量子化のステップの減少
 - 量子化誤差が小 → SNRは6dB/bit改善
- アンプのスルーレートの要求が緩和される
 - アンプの低消費電力化
 - 安定性が良くなり
- 最大入力信号レベルが高くなり、SNR改善
- マルチビットDACの非線形性が問題


マルチビットDACの非線形性




$$Y(z) = \frac{H(z)}{1+H(z)} \cdot [X(z) - \underline{\delta(z)}] + \frac{1}{1+H(z)} \cdot \underline{E(z)}$$

$\delta(z)$: ノイズシェーピングされない、高精度化の障害

セグメント・電流セル型DACの非線形性




$$S[\text{in}] = (2; 3; 1)$$



$$V_{\text{out}} = R \cdot I \cdot S[\text{in}]$$

電流セルのミスマッチ($e_1, e_2, e_3, \dots, e_7$)がDACの非線形性

DAC非線形性のノイズシェーピング



$$K(z) = H(z) \cdot Y(z) + \underline{\delta(z)}$$

$$M(z) = Y(z) + \frac{1}{H(z)} \cdot \underline{\delta(z)}$$

Noise-Shaping

- 問題点：
U(z)はDAC入力レンジ外になりうる
実現は不可能


DAC非線形性ノイズシェーピング・アルゴリズム

Noise-Shaping機能を持つFilterを等価的に実現



Dynamic Element Matching (DEM)

Element Rotation

Data Weighted Averaging (DWA)





マルチビット $\Delta\Sigma$ AD変調器の構成




変調器の出力(DACの入力)シーケンスが4, 3, 2, ...の場合、選択されるDACセルの状態

ノイズシェーピング・アルゴリズム



マルチビットDAC非線形性の
ノイズシェーピングを実現

ノイズシェーピング・アルゴリズムの効果



ΔΣAD変調器の関連知識




$\Delta\Sigma$ AD変調器の種類

- 1次, 2次変調器と高次変調器
- シンルグロープ型変調器とMASH型変調器
- ローパス変調器とバンドパス変調器
- 実バンドパス変調器と複素バンドパス変調器
- 離散時間変調器と連続時間変調器
- シングルビット変調器とマルチビット変調器

- 積分器型変調器と共振器型変調器
- フィードバック型変調器とフィードフォワード型変調器
- Nパス $\Delta\Sigma$ 変調器


シングルグループ型変調器とMASH型変調器



安定性が問題となり、
高い次数の実現は困難。

入力ノイズの影響は小。





Multi-stage noise-SHaping Modulator



2次 $\Delta\Sigma$ 変調器回路を
 n 段累加接続し、
2n次のノイズシェイプ特性
を得られる回路構成。





安定性が改善される。
(2次では常に安定)
入力ノイズの影響は大。

ローパス変調器とバンドパス変調器



$$\text{OSR} = F_s / 2\text{BW}$$

実バンドパス変調器と複素バンドパス変調器




高精度、低消費電力化が可能

離散時間変調器と連続時間変調器


- 離散時間 $\Delta\Sigma$ AD変調器

- 高精度
- 消費電力大
- 低速・低周波信号しか扱えない





- 連続時間 $\Delta\Sigma$ AD変調器


- 低精度(DACのクロックジッタの影響大)
- 低消費電力
- 高速・高周波信号を扱える




シングルビット変調器とマルチビット変調器



- **Single-bit**
 - ADC回路は簡単
 - 高精度が困難、安定性が問題
- **Multi-bit**
 - ADC回路規模は大きい
 - 高精度
 - AMPなどアナログ回路への要求が緩和できる。
 - アンプのスルーレート要求緩和→低消費電力化（携帯機器には必須の要求）
 - 量子化ノイズ減少
 - マルチビットDACの非線形性が問題



ノイズの影響度合い



$$P_{n_total} = P_{n1} \frac{1}{OSR} + P_{n2} \frac{\pi^2}{3A_2^2(OSR)^3} + P_{n3} \frac{\pi^4}{5A_3^2(OSR)^5} + P_{n4} \frac{\pi^6}{7A_4^2(OSR)^7}$$

OSR: オーバーサンプリング比

A_i : i番目の積分器までの利得


ノイズの影響は後段になるほど、緩くなる。

入力のCを大きく取る。(ノイズ $\propto kT/C$, 消費電力とのTrade off)

初段アンプのゲインを大きく取る。

DACの誤差の影響も大

OPAmp有限ゲインの影響



$$H_{int}(z) = \frac{V_{out}(z)}{V_{in}(z)} = \frac{C_1}{C_2} \frac{z^{-1}(1-\gamma)}{1-z^{-1}(1-\beta)} = a \frac{z^{-1}}{1-pz^{-1}}$$

$$a = \frac{C_1}{C_2} (1-\gamma) \quad \text{ゲイン・エラー}$$

$$p = 1 - \beta \quad \text{ポール・エラー}$$

$$\gamma = \frac{1}{A_0} \frac{C_2 + C_1}{C_2} \quad \beta = \frac{1}{A_0} \frac{C_1}{C_2}$$

$\Delta\Sigma$ AD変調器の設計課題

Filter:

高次→量子化ノイズ抑制効果大
安定性の確保が困難

Amp:

初段の入力換算ノイズの抑制は効かない
Ampゲインは有限

サンプリング容量:


小容量→高スルーレート
kT/Cノイズ大

ADC:

高分解能(マルチビット)
→量子化ノイズが小
→限界、非理想性がある

DAC:


シングルビット→線形性良い、高精度に限界
マルチビット→素子バラツキの影響大
フィードバック抑制が効かない



クロックジッター:

サンプリングの時間のずれで誤差が生じる。CT時間変調器の影響は大

バンドパス $\Delta\Sigma$ AD変調器





- ローパス変調器と同様に、
バンドパス変調器の出力はビットストリーム。
- 出力は入力信号に対して、特定帯域だけ通過させる。
- デジタルフィルタを用いて、信号帯域外のノイズ除去と
ベースバンドへの位相シフト(ミックシング)を行う

ローパス変調器 \Rightarrow バンドパス変調器



$$z^{-1} \Rightarrow -z^{-2}$$

擬似2パス変換

$$\text{NTF}(z) = 1 - z^{-1} \Rightarrow \text{NTF}'(z) = 1 + z^{-2}$$




ローパス $\Delta\Sigma$ 変調器 \Rightarrow バンドパス $\Delta\Sigma$ 変調器




ローパス \Rightarrow 複素バンドパス

Pole/Zero PLOT of NTF





Gain of NTF





$$z^{-1} \Rightarrow z^{-1} \cdot e^{j\omega} \quad \boxed{\omega = \pi/2}$$

jz^{-1}

LP $\Delta \Sigma$ 变调器 \Rightarrow 复素BP $\Delta \Sigma$ 变调器



$Z^{-1} \Rightarrow jz^{-1}$



参考文献

- “Oversampling delta-sigma data converters, Theory, Design, and Simulation,” J. C. Candy and G. C. Temes, IEEE Press, 1992
- “CMOS – Mixed-signal circuit design,” R.J.Baker, IEEE Press, 2002
- “Delta-sigma data converters -- Theory, Design and Simulation,” S.r.Norsworthy, R.Schreier G.C.Temes, IEEE Press, 1997
- “Understanding Delta-sigma data converters,” R.Schreier, G.C.Temes, IEEE Press, 2005
- $\Delta\Sigma$ 型アナログ/デジタル変換器入門, 丸善, 2007
- “Design of Multi-bit Delta-sigma A/D Converters,” Y. Geerts, M.Steyaert, W.Sansen, KAP, 2002
- “Low-power Low-voltage Sigma-Delta Modulators in Nanometer CMOS,” L. Yao, M. Steyaert, W. Sansen
- “LSI設計のためのCMOSアナログ回路入門,” 谷口 研二, CQ出版, 2004
- MATLAB $\Delta\Sigma$ Toolbox, Richard Schreier
<http://www.mathworks.com/matlabcentral/fileexchange/>
Click on: Companion Software For Books > Electronics >
Delta Sigma Toolbox

I-Q Signal Generation Techniques for Communication IC Testing and ATE Systems

M. Murakami, H. Kobayashi, S. N. B. Mohyar

O. Kobayashi, T. Miki, J. Kojima

Gunma University

Universiti Malaysia Perlis

D-Clue Tech, formerly STARC



Research Objective

- To develop usage of complex multi-band signals for LSI testing applications
- To develop digital centric design of complex multi-band signal generator
 - Multi-bit $\Delta\Sigma$ DA modulator
 - Linearity enhancement algorithms

Outline

- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

Outline


- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

Research Goal

Demand for low cost testing
of communication IC



High quality I,Q test signal generation for
receiver IC with low cost



Outline

- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

Complex Signal

2 Real signals

I_{in} , Q_{in}



Complex signal

$I_{in} + j Q_{in}$

$$j = \sqrt{-1}$$

Complex signal processing is NOT complex.

- Prof. Ken Martin, Toronto Univ.

Complex Signal in Frequency Domain

Complex signal


$$I_{in} + j Q_{in}$$

After Fourier transform

Asymmetric

$$I_{in}(j \omega) + j Q_{in}(j \omega)$$




Complex



IC Testing with Multi-tone Signal

ADSL ADC Testing


Noise Power Ratio (NPR)



empty


IC Testing with Complex Multi-tone Signal

Complex Analog Filter Testing



IC Testing with Complex Multi-tone Signal


I-Q ADCs Testing



I-Q ADCs in receiver circuit

IC Testing with Complex Multi-tone Signal

Image Rejection Ratio Testing of
Communication ICs




I, Q imbalance →
Negative freq. (input) → Positive freq. (output)

Suggested by an ATE vendor

IC Testing with Complex Signal


Clock phase fine adjustment system using complex signal



$$\begin{aligned} & \sin(2\pi f_0(t - \Delta t)) \\ &= \cos(2\pi f_0 \Delta t) \sin(2\pi f_0 t) - \sin(2\pi f_0 \Delta t) \cos(2\pi f_0 t) \\ &= G_c \sin(2\pi f_0 t) + G_s \cos(2\pi f_0 t) \end{aligned}$$

IC Testing with Complex Signal

High frequency signal generation



③


$$\begin{aligned} Y &= \cos \omega_{in} t \cdot \cos \omega_c t - \sin \omega_{in} t \cdot \sin \omega_c t \\ &= \cos(\omega_{in} + \omega_c)t. \end{aligned}$$

Outline


- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

I,Q Signal Generation


① Analog centric



② Digital centric(1)




③ Digital centric(2)



Proposed

① Analog Centric



Large Nyquist-rate DACs


and

Steep analog filters


Delta Sigma DA Converter

Real vs Complex

② 2 Real-BP $\Delta\Sigma$ DACs




1~3 bit DAC




Unused band

Signal band

③ 1 Complex-BP $\Delta\Sigma$ DAC




1~3 bit DAC




Wider signal band, High SNR

Complex Delta Sigma is Superior



OSR : Oversampling Ratio

15 dB better SNDR
for complex BP $\Delta\Sigma$ modulator



High quality I, Q signals

I,Q Signal Generation

DSP

+

$\Delta\Sigma$ DAC

+



Complex

||

Low cost, high quality signal !

Digital rich !

Principle of Complex BP Noise Shape





Signal Transfer Function

$$I_{out} + jQ_{out} = \frac{H(z)}{1 + H(z)}(I_{in} + jQ_{in}) + \frac{1}{1 + H(z)}(E_I + jE_Q)$$

Noise Transfer Function

Principle of Complex BP Noise Shape





Signal Transfer Function = 1

$$I_{out} + jQ_{out} = \frac{H(z)}{1 + H(z)}(I_{in} + jQ_{in}) + \frac{1}{1 + H(z)}(E_I + jE_Q)$$

Noise Transfer Function = 0

Principle of Complex BP Noise Shape




Signal Transfer Function = 1


$$I_{out} + jQ_{out} = \boxed{1} (I_{in} + jQ_{in})$$
$$+ \boxed{0} (E_I + jE_Q)$$

Noise Transfer Function = 0


2nd-order Complex Multi-BP $\Delta\Sigma$ DAC



N^{th} -order Complex Resonator



Output spectrum



Outline

- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm

DWA: Data Weighted Averaging

One of
Dynamic Element Matching (DEM) algorithms

Multi-bit DA Modulator

Multi-bit DA modulator (2~3bit)




Quantization noise reduction




Linearity degradation

Analog
filter



Quantization
noise




1bit


Multi-bit

Error


Multi-bit DAC



Normal unary DAC




e_i : current source mismatch





Multi-bit DAC

Accumulate mismatch of particular cell

Normal unary DAC



e_i : current source mismatch






Multi-bit DAC + DWA


Memorize next cell selection start point

DWA* DAC


*Data Weighted Averaging | Select the element with DSP algorithm




Effect of DWA



Normal




DWA
Steep notch at DC



Equivalent Circuit of Complex DWA

Complex resonator

Complex notch




δ_1, δ_0 affected by only complex notch

DAC input can be ∞




→ Can't be realized directly

Equivalent Circuit Implementation



Complex Multi-Bandpass DWA Algorithm

$N = 4$ (four zero points)




DAC₁ (LP operation)

DAC₂ (HP operation)



I _{in}	Q _{in}	I ₀	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇
4	2								
3	2								
2	6								
2	1								
6	7								
1	5								
7	4								
5	3								

TIME ↓ DAC Input

Simulation Result ~Ideal Linear DAC~




Simulation Result ~Actual Nonlinear DAC~



Notches filled with noise

Simulation Result

~ Actual Nonlinear DAC + DWA ~



Outline


- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

Look Up Table

Example



Cat Age	Human Age
1	20
2	27
3	33
4	39
5	45
6	50
7	55
8	60




DAC Nonlinearity Measurement

Results are stored in LUTs

$\Delta \Sigma$ ADC
inside SoC

2nd Complex Multi-BP $\Delta \Sigma$ DA Modu. + Non-Linear DAC




LUT

Address	I	Q
0		
1		
2	2.03	
3		
4		4.05
⋮		

$\Delta\Sigma$ DAC with Self-Calibration of DAC1, DAC2

CLK(1)




LUT

Address	I	Q
0	0.00	0.00
1	1.05	0.97
2	2.03	2.04
3	2.99	3.01
4	4.02	4.05
⋮	⋮	⋮

$\Delta\Sigma$ DAC with Self-Calibration of DAC1, DAC2

CLK(2)



LUT


Address	I	Q
0	0.00	0.00
1	1.05	0.97
2	2.03	2.04
:		
5	4.97	5.03
:		

Simulation Results


Simulation Conditions

- ① w/o DWA
- ② w/ DWA
- ③ Self-calibration


$\delta = 1.0\%$




$\delta = 0.9\%$




$\delta = 0.7\%$




$\delta = 0.5\%$



$\delta = 0.3\%$



$\delta = 0.1\%$



Simulation Results

Simulation Conditions

①

—●— w/o DWA


②

—▲— w/ DWA


③

—▼— Self-calibration


$\delta = 1.0\%$



$\delta = 0.9\%$



$\delta = 0.7\%$






$\delta = 0.5\%$

$\delta = 0.3\%$

$\delta = 0.1\%$

When DAC nonlinearity is large,

self-calibration (③) is more effective than DWA (②).



Pros and Cons of Self-Calibration

Pros

	DWA	Self-Calibration
DAC Nonlinearity Noise Shaping	Specific Bands	All Bands

- Better SNDR than DWA is obtained.

Cons


- DAC nonlinearity measurement with delta-sigma ADC is required.

Outline

- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions


Combination of DWA and Self-Calibration

LP case




Combination of DWA and Self-Calibration

LP case



For large variation,
combination of DWA and self-calibration is the best.



Outline

- Background to This Research
- Complex Multi-Band Signals
- Complex Multi-BP $\Delta\Sigma$ DA Modulators
- DWA Algorithm
- Self-Calibration
- Combination of DWA and Self-Calibration
- Conclusions

Conclusion

- I-Q signal generation with digital centric
- Complex multi-BP $\Delta\Sigma$ DAC
- Multi-bit DAC
 - Relaxes analog filter requirements
 - ✗ Degrades system linearity





DWA algorithm
Self-calibration algorithm
Their combination

Low cost, high quality I-Q signal generation.


Back Up

Type of DWA



Simulation Result


~ Actual Nonlinear DAC + DWA ~




N increases → SNDR decreases

Simulation Conditions :


DAC unit cell variation Standard deviation 1.0%



$$I + e_i \equiv I_k$$
$$I = 1.00$$




Current Amount of
Each Unit Cell



DAC1 Total Current : 7.98


DAC2 Total Current : 7.96

DWA = $\Delta\Sigma$




δ affected by only Differentiation

Can't be realized directly



Equivalent circuit for implementation

Memorize next cell selection start point



參考資料

https://kobaweb.ei.st.gunma-u.ac.jp/lecture/matsuyama_koba.pdf