令和3年度 集積回路設計技術·次世代集積回路工学特論資料

微細化による特性への影響

群馬大学 松田順一

1

概要

- ・チャネル長変調
- ・ 短チャネルデバイス
 - ・ 短チャネル効果(電荷配分)、ドレイン~ソース電圧の効果、逆短チャネル効果
- ・ 狭チャネルデバイス
 - ・ 狭チャネル効果、逆狭チャネル効果
- ・パンチスルー
- ・ キャリア速度飽和
- ・ホットキャリア効果
- ・スケーリング
- ・ソースとドレイン抵抗
- ・ 薄い酸化膜と高ドーピング効果
- ・微細物理モデルの統合
- ・付録
 - ・ BSIMでの閾値電圧(短チャネル効果:擬似2次元)

(注)以下の本を参考に、本資料を作成。

- (1) Yannis Tsividis, Operation and Modeling of the MOS Transistor Second Edition, McGraw-Hill, New York, 1999.
- (2) Yannis Tsividis and Colin McAndrew, Operation and Modeling of the MOS Transistor Third Edition, Oxford University Press, New York, 2011.

チャネル長変調(CLM: Channel Length Modulation)



$$V_{DS}$$
 ピンチオフ電圧
(飽和電圧)
 $V_{DS}' = (V_{GS} - V_T)/\alpha$

ピンチオフ領域の長さ導出(1次元解析)

チャネル方向(x:ドレイン方向正)のポアソンの方程式を解く。

ピンチオフ点をx=0とし、境界条件を

 $\mathbf{E} = -\mathbf{E}_1 \quad (x = 0)$

ピンチオフ領域にかかる電圧: $V_{DS} - V_{DS}$ とすると、ピンチオフ領域の長さ l_p は

$$l_{p} = \sqrt{\frac{2\varepsilon_{s}}{qN_{A}}} \left[\sqrt{\phi_{D} + \left(V_{DS} - V_{DS}^{'}\right)} - \sqrt{\phi_{D}} \right]$$

$$\phi_D = \frac{\varepsilon_s \mathrm{E}_1^2}{2qN_A}$$

(注) ピンチオフより先にキャリア速度飽和が起こる場合、 E₁をそれが起こる電界の値に置き換える。

チャネル長変調による飽和電流(1)

飽和領域の電流 I_{DS} は、 l_p を用いて以下の如く表される。

$$I_{DS} = I_{DS} \frac{L}{L - l_p}$$
または $\frac{I_{DS}}{1 - l_p/L}$ I'_{DS} : 飽和電流 $l_p/L \ll 1$ の場合、

$$I_{DS} \approx I_{DS}^{'} \left(1 + \frac{l_p}{L} \right) \qquad (1+x)^{\alpha} \cong 1 + \alpha x \qquad x \ll 1$$
$$x = -\frac{l_p}{L} \quad \alpha = -1$$

で近似できる。(この形がコンピュータ計算上好まれる。) ここで、*l*,を以下の形にして用いる。

$$l_{p} = \frac{B_{1}}{\sqrt{N_{A}}} \left[\sqrt{\phi_{D} + \left(V_{DS} - V_{DS}^{'}\right)} - \sqrt{\phi_{D}} \right]$$

 $B_1 = (2\varepsilon_s/q)^{1/2}$ で定数であるが、これと ϕ_D は、実測値(電流)に合うように選ばれる。

チャネル長変調による飽和電流(2)

$$\begin{split} l_{p} \stackrel{*}{\approx} V_{DS} &= V_{DS}^{'} \mathcal{O} \square \mathcal{V} \ \mathcal{O} \stackrel{*}{\Rightarrow} \mathcal{I} \stackrel{*}{\Rightarrow} \mathcal{O} \stackrel{*}{\Rightarrow} \mathcal{O} \stackrel{*}{\Rightarrow} \mathcal{V} \stackrel{*}{\Rightarrow} \mathcal{O} \stackrel{*}{\Rightarrow} \mathcal{O} \stackrel{*}{\Rightarrow} \mathcal{V} \stackrel{*}{\Rightarrow} \mathcal{O} \stackrel{*}{\rightarrow} \mathcal{$$

I_{DS}は、以下となる。

$$\begin{split} I_{DS} \approx I_{DS}^{'} \left(1 + \frac{l_p}{L} \right) \approx I_{DS}^{'} \left[1 + \frac{1}{L\sqrt{N_A}} \frac{B_1}{2\sqrt{\phi_D}} \left(V_{DS} - V_{DS}^{'} \right) \right] = I_{DS}^{'} \left[1 + \left(V_{DS} - V_{DS}^{'} \right) / V_A \right] \\ \geq f_S \mathcal{Z}_{\circ} \quad \zeta \subset \mathfrak{C}, \quad V_A \wr \mathfrak{U} \downarrow \mathfrak{U} \intercal \mathfrak{C} \mathfrak{F} \mathfrak{C} \mathfrak{F} \mathfrak{C} \mathfrak{F} \mathfrak{C} \mathfrak{Z}_{\circ} \\ V_A = B_2 L \sqrt{N_A}, \quad \left(\mathfrak{E} \downarrow, \quad B_2 = 2\sqrt{\phi_D} / B_1 \right) \end{split}$$

6

チャネル長変調による飽和電流(3)

飽和電流 I_{DS} を以下のようにも表す。 $I_{DS} = I_{DS}^{'} \left[1 + \left(V_{DS} - V_{DS}^{'} \right) / \left(V_{A} + V_{DS}^{'} \right) \right]$ ⇒ 飽和点 V_{DS}^{\prime} で I_{DS} - V_{DS} 特性は不連続 または、

上記の飽和領域と以下の非飽和領域の電流式

$$I_{DS} = \frac{W}{L} \mu C_{ox} \left[(V_{GS} - V_T) V_{DS} - \frac{\alpha}{2} V_{DS}^2 \right] \qquad (V_{DS} \le V_{DS})$$

 $\mathcal{O} dI_{DS} / dV_{DS}$ を等しいとして \hat{V}_{DS} を求めると、以下になる。 $\hat{V}_{DS} = V_A \left[\sqrt{1 + \frac{2(V_{GS} - V_T)}{\alpha V_A}} - 1 \right]$



ピンチオフ領域の長さ導出(:2次元解析)

2次元解析により1,を導出すると、1,は以下になる。

 $l_p = l_a \ln \frac{\left[\left(V_{DS} - V_{DS}' \right) / l_a \right] + E_m}{E_a}$

t_{ox}: ゲート酸化膜厚 ε_s: 半導体(Si)の誘電率 ε_{ox}: ゲート酸化膜(SiO₂)の誘電率

$$\mathbf{E}_{m} = \sqrt{\frac{\left(V_{DS} - V_{DS}^{'}\right)^{2}}{l_{a}^{2}} + \mathbf{E}_{1}^{2}}, \quad l_{a} = \sqrt{\frac{\varepsilon_{s}}{\varepsilon_{ox}}} t_{ox} d_{j} \approx \sqrt{3t_{ox}} d_{j}$$

ここで、E_mはx方向の最大電界、 d_j はドレインの接合深さ、 E₁は電子または正孔の速度飽和時の電界である。 ここで、E_mをE₁ + (const) [$(V_{DS} - V_{DS})/l_a$]で近似すると、 l_p は $l_p = l_a \ln \left[1 + \frac{V_{DS} - V_{DS}}{V_E} \right]$ となる。 V_F は実験的に決められる。

*Y. A. Elmansy and A. R. Boothroyd, "A Simple two-dimensional model for IGFET operation in the saturation region," IEEE Transaction on Electron Devices, vol. ED-24, pp.254-262, 1977.

チャネル長の違いによる I_{DS} vs. V_{GS} 特性



短チャネル効果(電荷配分:1)

短チャネルトランジスタの実効閾値電圧 V_T は、

$$\hat{V}_{T} = V_{FB} + \phi_{0} + \frac{\hat{Q}_{B1}}{\hat{Q}_{B}} \gamma \sqrt{\phi_{0} + V_{SB}}$$
である。ここで、 \hat{Q}_{B1} は実効空乏層電荷であり、
 \hat{V}_{T} はまた、
 $\hat{V}_{T} = V_{T} + \Delta V_{TL}$
で表される。ここで、
 $V_{T} = V_{FB} + \phi_{0} + \gamma \sqrt{\phi_{0} + V_{SB}}, \quad \Delta V_{TL} = \left(\frac{\hat{Q}_{B1}}{\hat{Q}_{B}} - 1\right) \gamma \sqrt{\phi_{0} + V_{SB}}$

である。 ΔV_{TL} は閾値電圧の変化量を表す。

 $V_T(V_{SB})$

 $\stackrel{\wedge}{V_T}(V_{SB})$

 V_{SB}

 $\Delta V_{TL}(V_{SB})$



短チャネル効果(電荷配分:2)

 \hat{Q}_{B}/Q_{B} の導出: 空乏層幅 d_{B} は

$$d_{B} = \zeta \sqrt{\phi_{0} + V_{SB}} \quad \left(\exists \square \ \cup \ , \ \zeta = \sqrt{\frac{2\varepsilon_{s}}{qN_{A}}} \right)$$

である。これを使うと、
$$\hat{Q_B'}/\hat{Q_B'}$$
は
 $\hat{Q_B'}/\hat{Q_B'} = 1 - \frac{d_j}{L} \left(\sqrt{1 + \frac{2d_B}{d_j}} - 1 \right)$

となる。 $2d_B/d_j \ll 1$ の場合、 \hat{Q}_B/Q_B は $\hat{Q}_B/Q_B \approx 1 - \frac{d_B}{I}$

で近似される。 $2d_B/d_i$ が大きい場合も考慮して、以下で表す。

$$\hat{Q}_{B}^{'}/Q_{B}^{'}=1-\beta_{1}\frac{d_{B}}{L}$$
 (但し、 β_{1} は定数)

短チャネル効果(電荷配分:3)

短チャネル効果(ドレイン~ソース電圧の影響)

ドレイン電圧が増大した場合、 $\hat{Q_B}/Q_B$ は以下になる。

$$\cong \zeta \left(\sqrt{\phi_0 + V_{SB}} + \frac{\beta_2 V_{DS}}{\sqrt{\phi_0 + V_{SB}}} \right) \quad (A \equiv U, \beta_2 = 0.25)$$

となる。上記近似は V_{DS} が小の場合に成り立ち $\hat{V_T}$ と ΔV_{π} は以下になる。

$$\hat{V}_{T} = V_{FB} + \phi_{0} + \gamma \sqrt{\phi_{0} + V_{SB}} \left[1 - \frac{\beta_{1} \zeta}{L} \left(\sqrt{\phi_{0} + V_{SB}} + \frac{\beta_{2} V_{DS}}{\sqrt{\phi_{0} + V_{SB}}} \right) \right]$$
$$\Delta V_{TL} = -2\beta_{1} \frac{\varepsilon_{s}}{\varepsilon_{ox}} \frac{t_{ox}}{L} \left[(\phi_{0} + V_{SB}) + \beta_{2} V_{DS} \right]$$

短チャネル効果(ドレイン~ソース電圧の影響:2次元解析)

擬似2次元解析によると、 ΔV_{TL} は以下の如くになる^{*}。

 $\Delta V_{TL} \approx - \left[3 \left(\phi_{bi} - \phi_0 \right) + V_{DS} \right] e^{-L/\lambda}$

- ここで、 *φ_{bi}*はソースまたはドレインとチャネル間の接合電位であり、
- λ (特性長: Characteristic length) は以下である。

$$\lambda = \sqrt{\frac{\varepsilon_s t_{ox} d_B}{\varepsilon_{ox} \beta_3}}$$

ここで、 d_B はチャネル下の空乏層深さであり、 $\beta_3(\approx 1)$ はフィッティングパラメータである。 なお、上記 ΔV_T は $L \gg d_B$ で成立する。

*Z-H Liu, et. Al., "Threshold voltage model for deep-submicrometer MOSFET's," IEEE Transaction on Electron Devices, Vol. 40, pp.86-95, 1993.

ドレイン電圧/短チャネル化によるバリア低下

(DIBL: Drain Induced Barrier Lowering)



短/逆短チャネル効果



チャネル幅の違いによる I_{DS} vs. V_{GS} 特性



LOCOS分離の狭チャネル効果(1)

狭チャネルトランジスタの

実効閾値電圧Ŷ_Tは、

$$\hat{V}_{T} = V_{FB} + \phi_{0} + \frac{\hat{Q}_{B1}}{\hat{Q}_{B}} \gamma \sqrt{\phi_{0} + V_{SB}}$$
である。ここで、 \hat{Q}_{B1} は、実効空乏層電荷であり、
 $\hat{Q}_{B1} / \hat{Q}_{B} > 1$ である。 \hat{V}_{T} はまた、
 $\hat{V}_{T} = V_{T} + \Delta V_{TW}$

で表される。ここで、 $V_T \ge \Delta V_{TW}$ は以下である。

$$V_T = V_{FB} + \phi_0 + \gamma \sqrt{\phi_0 + V_{SB}}, \quad \Delta V_{TW} = \left(\frac{\dot{Q_{B1}}}{\dot{Q_B}} - 1\right) \gamma \sqrt{\phi_0 + V_{SB}}$$



狭チャネル効果(電荷配分)





LOCOS分離の狭チャネル効果(2)

LOCOSの場合、 $\hat{Q_{B1}}/Q_{B}$ を以下の如く近似できる。

$$\frac{\hat{Q_{B1}}}{\hat{Q_B}} = 1 + \beta_4 \frac{\pi}{2} \frac{d_B}{W}$$

ここで、β4は通常1であり、フィティングパラメータとして用いる。

これから $\hat{V_T}$ は以下になる。

$$\hat{V}_{T} = V_{FB} + \phi_0 + \gamma \sqrt{\phi_0 + V_{SB}} \left(1 + \beta_4 \frac{\zeta \pi}{2W} \sqrt{\phi_0 + V_{SB}} \right)$$

また、 ΔV_{TW} は以下になる。

$$\Delta V_{TW} = \beta_4 \frac{\zeta \pi}{2W} \sqrt{\phi_0 + V_{SB}} \gamma \sqrt{\phi_0 + V_{SB}}$$
$$= \beta_4 \pi \frac{\zeta \gamma}{2W} (\phi_0 + V_{SB}) = \beta_4 \pi \frac{\varepsilon_s}{\varepsilon_{ox}} \frac{t_{ox}}{W} (\phi_0 + V_{SB}) \qquad \Longrightarrow \qquad \Delta V_{TW} \propto 1/W$$

 $d_{B} = \zeta \sqrt{\phi_{0} + V_{SB}}$ $\zeta = \sqrt{\frac{2\varepsilon_{s}}{qN_{A}}}$ $\gamma = \frac{\sqrt{2q\varepsilon_{s}N_{A}}}{C_{ox}}$



STI分離の狭チャネル効果(1)

STIの場合の狭チャネル効果による $\hat{V_T}$ は、以下である。

$$\hat{V}_{T} = V_{FB} + \phi_{0} - \frac{Q_{B}}{C_{ox}WL + 2C_{F}}$$

ここで、 C_F はフリンジング容量である。 $\hat{V_T}$ はまた、以下で表される。

$$\hat{V}_{T} = V_{FB} + \phi_0 - \frac{\hat{Q}_{B1}}{C_{ox}WL}$$

ここで、 \hat{Q}_{B1} は実効空乏層電荷である。上2式を比較して、以下を得る。

$$\frac{\hat{Q}_{B1}}{Q_{B}} = \frac{C_{ox}^{'}WL}{C_{ox}^{'}WL + 2C_{F}} < 1$$

STI分離の狭チャネル効果(2)

$$\begin{split} C_{F} i \ddagger, \quad & \text{以下である}^{*}, \\ C_{F} &= \frac{2\varepsilon_{ox}L}{\pi} \ln \left(\frac{2t_{Fox}}{t_{ox}} \right) \\ \text{ここで,} \quad & t_{Fox} i \ddagger \mathcal{I} \mathcal{I} - \mathcal{I} \mathcal{V} \\ \text{ Free the theorem is a structure of theorem is a structure of theorem is a$$

* L. A. Akers, et. al., "Characterization of the inverse-narrow-width effect," IEEE Transaction on Electron Devices, vol. ED-34, pp. 2476-2484, 1987.









キャリアの速度飽和

キャリアの速度飽和を含む電流式

キャリア速度飽和の解析(1)

 $|v_d|$ を経験的な以下の関係式で表す。

であるから、

キャリア速度飽和の解析(2)

積分の結果、以下を得る。

 $I_{DSN}\left(L + \frac{\left(V_{DB} - V_{SB}\right)}{E_{c}}\right) = \mu W \int_{V_{SB}}^{V_{DB}} \left(-Q_{I}\right) dV_{CB}$ $I_{DSN} = \frac{W}{L} \frac{\mu}{1 + V_{DS}} \int_{V_{SB}}^{V_{DB}} (-Q_{I}) dV_{CB}$ ここで、 $V_{DB} - V_{SB} = V_{DS}$ である。この式を完全対称強反転モデルの式 $I_{DSN} = \frac{W}{I} \int_{V_{CB}}^{V_{DB}} \mu \left(-Q_{I}\right) dV_{CB} \qquad (intersection in the equation is a set of the equation of the equation is a set of the equation of the equation$ とµを一定として比較すると、以下になる。 $I_{DSN,including velocity saturation} = \frac{I_{DSN,not including velocity saturation}}{1 + V_{DS} / (LE_{c})}$

キャリア速度飽和の解析(3)

簡単化されたソース参照強反転モデルの式に速度飽和効果を入れると、

$$I_{DS} = \frac{W}{L} \frac{\mu C_{ox}^{'} \left[(V_{GS} - V_T) V_{DS} - \frac{\alpha}{2} V_{DS}^2 \right]}{1 + V_{DS} / (LE_c)}, \quad V_{DS} \le V_{DS}^{'}$$

となる。 $dI_{DS}/dV_{DS} = 0$ から飽和時の $V_{DS}(=V_{DS})$ は以下になる。

$$V_{DS} = \frac{V_{GS} - V_T}{\alpha} \frac{2}{\sqrt{1 + \left(\frac{V_{GS} - V_T}{\alpha}\right) \cdot \frac{2}{LE_c} + 1}}$$

また、飽和時の電流は $V_{DS} \in V_{DS}$ に、 $L \in L - l_p$ に置換えて、以下になる。

$$I_{DS} = \frac{W\mu C_{ox}^{'} \left[(V_{GS} - V_T) V_{DS}^{'} - \frac{\alpha}{2} V_{DS}^{'2} \right]}{L \left(1 - \frac{l_p}{L} + \frac{V_{DS}^{'}}{LE_c} \right)}$$

キャリア速度飽和の解析(4)

Lが小さくなると、
$$V_{DS}$$
も小さくなる。したがって、 I_{DS} は
 $I_{DS} \approx \frac{\mu C_{ox}'(W/L)(V_{GS} - V_T)V_{DS}'}{V_{DS}'/(LE_c)} \approx W C_{ox}'(V_{GS} - V_T) \mu E_c$ I_{DS} : 飽和電流
で近似できる。ここで、 $l_p/L \ll 1$ と仮定してある。
すなわち、 $I_{DS}' k V_{GS} - V_T$ にほぼ比例する。
ここで、チャネル電荷が場所xに依存しなく、一定であるとすると、
 $-Q_I' \approx C_{ox}'(V_{GS} - V_T)$ であるから、以下を得る。
 $I_{DS} \approx W (-Q_I') v_d|_{max}$

*I_{DS}-V_{DS}*特性:速度飽和の有無



ホットキャリア効果



基板電流vs.ゲート~ソース電圧



ホットキャリア対策(LDDトランジスタ)









定電界スケーリング(1)

デバイスが1/κ (3次元)になる。

 \Rightarrow L,W,t_{ox},d_j:1/ κ

 $\Rightarrow Q_{R}^{'}:1$

空乏層幅も1/кにする。

 Q'_{B} はスケールされない。 $\left[Q'_{B} = -\sqrt{2g\varepsilon_{s}N_{A}}\sqrt{\phi_{0}+V_{CB}}\right]$

この場合、動作電圧及び閾値電圧も、 $1/\kappa$ にする。 容量Cは、単位面積当りの増加と面積縮小から、 $\kappa(1/\kappa^2) = 1/\kappa$ になる。 また、 γ は以下になる。 $\Rightarrow \gamma : 1/\sqrt{\kappa} \left[\gamma = \sqrt{2q\varepsilon_s N_A} / C_{ox} \right]$ $C = \frac{\epsilon_{ox}}{t_{ox}} S \quad S:$ 容量の面積

定電界スケーリング(2)

ドレイン電流 \Rightarrow (κ)(1/ κ^2)=1/ κ : (容量)•(電圧)•(電圧) $I_{DS} = \frac{W}{L} \mu C_{ox} \left[(V_{GS} - V_T) V_{DS} - \frac{\alpha}{2} V_{DS}^2 \right]$ 弱反転領域での $\log I_{DS}$ vs V_{GS} の傾き (V_{DS} 一定) $\Rightarrow \left(\frac{1}{\sqrt{\kappa}} \right) / \left(\frac{1}{\sqrt{\kappa}} \right) = 1: \qquad (\gamma) / \sqrt{(\stackrel{\text{end}}{\text{E}})}$ $\left(n = 1 + \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}}\right)$

単位面積当り消費電力

 $\Rightarrow (1/\kappa)(1/\kappa)/(1/\kappa^2) = 1: \quad (電E) ● (電流)/(面積)$

定電界スケーリング(3)

容量充電の変化率

⇒ $(1/\kappa)/(1/\kappa)=1$: (電流)/(容量)、dV/dt = I/C容量充電時間

⇒ $1/\kappa$, (::容量充電の変化率=1、電圧: $1/\kappa$) 回路スピード

 $\Rightarrow \kappa$

電力遅延積 (パワーディレイプロダクト) $\Rightarrow (1/\kappa^2)(1/\kappa) = 1/\kappa^3$: (トランジスタ当りの消費電力) • (容量充電時間)

定電界スケーリング(4)

配線内の電流密度 $\Rightarrow (1/\kappa)/(1/\kappa^2) = \kappa$ (電流)/(配線断面積) 配線抵抗 $\Rightarrow (1/\kappa)/(1/\kappa^2) = \kappa$ (配線長)/(配線断面積) 配線の容量と抵抗からの時定数 $\Rightarrow (1/\kappa)\kappa = 1$ (配線容量•(配線抵抗) 配線内での電圧低下 $\Rightarrow (1/\kappa)\kappa = 1$ (電流)•(配線抵抗) コンタクト抵抗 $\Rightarrow \kappa^2$ (コンタクト面積: $1/\kappa^2$) コンタクトでの電圧低下 $\Rightarrow (1/\kappa)\kappa^2 = \kappa$ (電流) (コンタクト抵抗)

定電界スケーリング・ファクター

量	スケーリング・ファクター
デバイス・ディメンジョン L, W, t _{ox} , d _j	$1/\kappa$
面積	$1/\kappa^2$
パッキング密度(単位チップ当りのデバイス数)	κ^2
ドーピング密度 N _A	к
バイアス電圧と V _T	$1/\kappa$
バイアス電流	$1/\kappa$
電力消費(一定の回路当り)	$1/\kappa^2$
電力消費(単位チップ当り)	1
容量 C	$1/\kappa$
容量(単位面積当り) C'	К
電荷 Q	$1/\kappa^2$
電荷(単位面積当り) Q'	1
電界強度	1
基板バイアス係数 γ	$1/\sqrt{\kappa}$
トランジスタ通過時間 7	$1/\kappa$
トランジスタ電力・遅延積	$1/\kappa^3$

スケーリングの規則

	スケーリング・ファクター			
里	定電界 スケーリング	定電圧 スケーリング	準定電圧 スケーリング	ー般化された スケーリング
	~~ /~ /~ /	$1 < \kappa' < \kappa$	$1 < \kappa' < \kappa$	$1 < \kappa' < \kappa$
W, L	l/κ	$1/\kappa$	$1/\kappa$	$1/\kappa$
t _{ox}	$1/\kappa$	$1/\kappa$	$1/\kappa$	$1/\kappa$
N _A	к	К	К	κ^2/κ'
V , V _T	$1/\kappa$	1	$1/\kappa$	$1/\kappa$

ソースとドレイン抵抗



- R_1 : メタルとn⁺コンタクト抵抗
- *R*₂: n⁺領域の抵抗
- R₃: 広がり抵抗
 - (反転層からn⁺領域へ電流の広がり)

ソースとドレイン抵抗を入れたMOSトランジスタ



ソースとドレイン抵抗の解析(1)

実効的なドレイン~ソース電圧Vosは、

 $\tilde{V}_{DS} = V_{DS} - 2RI_{DS}$

で表される。以下の式において、 $V_{DS} \stackrel{\sim}{\sim} V_{DS}$ で置換える。

$$I_{DS} = \frac{W}{L} \mu C_{ox} \left[\left(V_{GS} - V_T \right) V_{DS} - \frac{\alpha}{2} V_{DS}^2 \right]$$

更に、 $V_{GS} - V_T \sim ORI_{DS}$ の寄与は少ないとし、いま V_{DS} の小さい場合を考え $(\alpha/2)V_{DS}^2$ の項は、無視できるものとすると、

$$I_{DS} \approx \frac{W}{L} \mu C_{ox} (V_{GS} - V_T) \widetilde{V}_{DS}$$

となる。これから、I_{DS}を解くと、以下になる。

$$I_{DS} = \frac{\mu C_{ox}'(W/L)}{1 + \beta_{R}(V_{GS} - V_{T})} (V_{GS} - V_{T}) V_{DS}, \qquad \beta_{R} = \frac{2\mu C_{ox}'RW}{L}$$

ソースとドレイン抵抗の解析(2)

得られた電流式の μ に以下の μ_{eff} を代入すると、 $\mu_{eff} = \frac{\mu_0}{1 + \theta(V_{CS} - V_T)} \quad (ここで、\theta_B V_{SB} を無視)$ $I_{DS} = \frac{\mu_0}{1 + \theta(V_{GS} - V_T)} \bullet \frac{C'_{ox}(W/L)}{1 + \beta_P(V_{GS} - V_T)} (V_{GS} - V_T) V_{DS}$ $\approx \frac{\mu_0 C'_{ox}(W/L)}{1 + (\theta + \beta_R)(V_{GS} - V_T)} (V_{GS} - V_T) V_{DS}$ となる。ここで、 $\theta(V_{CS} - V_T)\beta_R(V_{CS} - V_T) \ll 1$ と仮定してある。

薄い酸化膜と高ドーピングの効果(1)

(2)ポリシリコンゲートの空乏化

$$\hat{t}_{ox} = t_{ox} + \frac{\varepsilon_{ox}}{\varepsilon_s} (d_m + d_p)$$
 d_p :ポリシリコンゲート内の空乏層幅

- (1) F. Stern and W. E. Howard, "Properties of Semiconductor Surface Inversion Layers," CRC Critical Reviews in Solid-State Sciences, PP. 499-514, 1974.
- (2) R. Rios and N. D. Arora, "Determination of Ultra-Thin Gate Oxide Thickness for CMOS Structures Using Quantum Effects," IEDM, Technical Digest, pp. 613-616, 1994.

薄い酸化膜と高ドーピングの効果(2)

(3)量子効果による $|V_{T0}|$ の増大効果(反転層電荷の量子化)^{(3),(4)} $|\Delta\psi_{s}| = B_{2}|Q'_{B}|^{2/3} + \frac{|Q'_{B}|}{\varepsilon_{s}}d_{m}$ $\Delta\psi_{s}$:強反転での ψ_{s} のシフト $|\Delta V_{T0}| = |\Delta\psi_{s}| + \gamma(\sqrt{\phi_{0} + \Delta\psi_{s}} - \sqrt{\phi_{0}})$ ここで、 $B_{2} \approx 500V/(C \cdot cm^{-2})^{2/3}$ である。 (バンドギャップナローイング効果を無視)

(4)ゲート絶縁膜を通してのトンネル効果:ゲート酸化膜の限界≈15Å

- (3) M. J. van Dort, P. H. Woerlee, A. J. Walker, C. A. H. Juffermans, and H. Lifka, "Influence of High Substrate Doping Levels on the Threshold Voltage and the Mobility of Deep-Submicrometer MOSFET," IEEE Transaction on Electron Devices, Vol. ED-39, pp. 932-938, 1994.
- (4) J. W. Slotboom and H. C. de Graaf, "Measurements of Bandgap Narrowing in Si Bipolar Transistors," Solid-State Electronics, Vol. 19, pp. 857-862, 1976.

電流式に考慮すべき微細サイズ効果

- ・閾値電圧の変化
 - ・チャネル長Lの影響:短(逆短)チャネル効果
 - ・チャネル幅Wの影響:狭(逆狭)チャネル効果
 - ・ドレイン電圧V_{DS}の影響(DIBL)
- ・高電界による移動度の低下
 - ・キャリアの表面散乱(電流と垂直方向)
 - ・キャリアの速度飽和(電流の方向)
- ・飽和領域におけるチャネル長変調

微細サイズ効果を取込んだ電流式

実効閾値電圧

 $\stackrel{\wedge}{V_T}\left(L,W,V_{DS},V_{SB}\right) = V_T\left(V_{SB}\right) + \Delta V_{TL}\left(L,V_{DS},V_{SB}\right) + \Delta V_{TW}\left(W,V_{SB}\right)$

非飽和領域の電流: $V_{DS} \ll V_{DS}$

$$I_{DS} = \frac{\mu C_{ox} \frac{W}{L} \left\{ \left[V_{GS} - V_{T}^{\circ} (L, W, V_{DS}, V_{SB}) \right] V_{DS} - \frac{\alpha}{2} V_{DS}^{2} \right\}}{\left\{ 1 + \theta \left[V_{GS} - V_{T}^{\circ} (L, W, V_{DS}, V_{SB}) \right] + \theta_{B} V_{SB} \right\} \left[1 + V_{DS} / (LE_{c}) \right]}$$

飽和領域の電流: $V_{DS} \gg V_{DS}$

$$I_{DS} = \frac{\mu C_{ox} \frac{W}{L} \left\{ \left[V_{GS} - \hat{V_{T}}(L, W, V_{DS}, V_{SB}) \right] V_{DS} - \frac{\alpha}{2} V_{DS}^{'2} \right\}}{\left\{ 1 + \theta \left[V_{GS} - \hat{V_{T}}(L, W, V_{DS}, V_{SB}) \right] + \theta_{B} V_{SB} \right\} \left[1 - \frac{l_{p}}{L} + V_{DS}^{'} / (LE_{c}) \right]}$$

付録 BSIMでのMOSFET**閾値電圧** (短チャネル効果:擬似2次元)

閾値電圧導出:短チャネル効果(擬似2次元)



記号の定義と境界条件

Gaussian boxにGaussの法則適用(1)

y方向電界のフラックス

$$\begin{bmatrix} E_{y}(x, y + \Delta y) - E_{y}(x, y) \end{bmatrix} X_{dep}$$

=
$$\frac{E_{y}(x, y + \Delta y) - E_{y}(x, y)}{\Delta y} X_{dep} \Delta y = \frac{\Delta E_{y}}{\Delta y} X_{dep} \Delta y$$

$$\int_{S} \mathbf{E} \bullet \mathbf{n} dS = \int_{V} \frac{\rho}{\varepsilon_{si}} dv$$

x方向電界のフラックス

$$\begin{bmatrix} E_x(X_{dep}, y) - E_x(0, y) \end{bmatrix} \Delta y = -\frac{\left(V_{gs} - V_{FB} - V_s(y)\right)C_{ox}}{\mathcal{E}_{si}} \Delta y$$
$$E_x(X_{dep}, y) = 0$$
$$\varepsilon_{si}E_x(0, y) = \left(V_{gs} - V_{FB} - V_s(y)\right)C_{ox}$$

Gaussian boxにGaussの法則適用(2)

Gaussの法則の適用

 $\frac{\Delta E_{y}}{\Delta y} X_{dep} \Delta y - \frac{\left(V_{gs} - V_{FB} - V_{s}(y)\right)C_{ox}}{\mathcal{E}_{si}} \Delta y = -\frac{qN_{peak}}{\mathcal{E}_{si}} X_{dep} \Delta y$ $\Delta y \rightarrow 0, \quad E_{y}(x, y) \rightarrow E_{y}(0, y) = E_{s}(y), \quad X_{den} \rightarrow X_{den}/\eta$ $-\varepsilon_{si}\frac{\Lambda_{dep}}{\eta}\frac{dE_{s}(y)}{dv} + \left(V_{gs} - V_{FB} - V_{s}(y)\right)C_{ox} = qN_{peak}X_{dep}$ $E_{s}(y) = -dV_{s}(y)/dy, \quad C_{ox} = \varepsilon_{ox}/T_{ox}$ $\varepsilon_{si} \frac{X_{dep}}{n} \frac{d^2 V_s(y)}{dv^2} + \varepsilon_{ox} \frac{V_{gs} - V_{FB} - V_s(y)}{T} = q N_{peak} X_{dep}$ $X_{dep}/\eta \Rightarrow$ チャネルに沿う空乏層幅の平均 $\eta \Rightarrow$ フィッテングパラメータ

表面電位の微分方程式

下記微分方程式を解く 境界条件 $V_s(0) = V_{bi}, V_s(L) = V_{ds} + V_{bi}$ $\varepsilon_{si} \frac{X_{dep}}{\eta} \frac{d^2 V_s(y)}{dy^2} + \varepsilon_{ox} \frac{V_{gs} - V_{FB} - V_s(y)}{T_{ox}} = q N_{peak} X_{dep}$ (1-1)

(1-1)式の整理 (基板電位:グラウンド)

$$\frac{d^{2}V_{s}(y)}{dy^{2}} - AV_{s}(y) = B \qquad (1-2)$$
$$A = \frac{\varepsilon_{ox}\eta}{\varepsilon_{si}X_{dep}T_{ox}}, \quad B = \frac{\eta q N_{peak}}{\varepsilon_{si}} - \frac{\varepsilon_{ox}\eta}{\varepsilon_{si}X_{dep}T_{ox}} \left(V_{gs} - V_{FB}\right)$$

表面電位の解法:微分方程式を解く(1/5)

(1-2)式の同次式

$$\frac{d^{2}V_{s}(y)}{dy^{2}} - AV_{s}(y) = 0$$
(1-3)
(1-3)式において、 $V_{s}(y) = e^{\rho y} \geq お \leq \varepsilon$ 、
 $\rho^{2} - A = 0 \implies \rho = \pm \sqrt{A}$
(1-4)
 $\geq \alpha \delta_{\circ}$ 従って、以下を得る。
 $V_{s}(y) = C_{1}e^{\sqrt{A}y} + C_{2}e^{-\sqrt{A}y} \quad C_{1}, C_{2}$:任意定数
(1-5)
次に、
 $\frac{d^{2}V_{s}(y)}{dy^{2}} - AV_{s}(y) = B$
(1-6)
の解を、 $C_{1}, C_{2} \geq y$ の関数と見なして
 $V_{s}(y) = C_{1}(y)e^{\sqrt{A}y} + C_{2}(y)e^{-\sqrt{A}y}$
(1-7)
 $\geq \tau \delta_{\circ}$ (定数変化法)

表面電位の解法:微分方程式を解く(2/5)

(1-7)式の1階微分は以下となる。

$$\frac{dV_{s}(y)}{dy} = C_{1}\sqrt{A}e^{\sqrt{A}y} - C_{2}\sqrt{A}e^{-\sqrt{A}y}$$

$$\sum \sum \overline{C}, \quad y \in \mathbb{R} \quad \mathbb{$$

$$(1-7) 式 02 階 微 分 は (1-8) 式 から以下となる。
$$\frac{d^2 V_s(y)}{dy^2} = C_1' \sqrt{A} e^{\sqrt{A}y} + C_1 A e^{\sqrt{A}y} - C_2' \sqrt{A} e^{-\sqrt{A}y} + C_2 A e^{-\sqrt{A}y}$$
(1-10)$$

(1-7)式と(1-10)式を(1-6)式に代入すると、以下を得る。

$$C_1 \sqrt{A} e^{\sqrt{A} y} - C_2 \sqrt{A} e^{-\sqrt{A} y} = B$$
 (1-11)

表面電位の解法:微分方程式を解く(3/5)

(1-9)式と(1-11)式から以下を得る。 $C_1' = \frac{B}{2\sqrt{A}}e^{-\sqrt{A}y}$ (1-12) $C_2' = -\frac{B}{2\sqrt{A}}e^{\sqrt{A}y}$ (1-13)(1-12)式と(1-13)式から、以下を得る。 $C_1(y) = -\frac{B}{2A}e^{-\sqrt{A}y} + D_1$ (1-14) $C_{2}(y) = -\frac{B}{2A}e^{\sqrt{A}y} + D_{2}$ D_{1}, D_{2} :任意定数 (1-15)(1-14)式と(1-15)式を(1-7)式に代入して、以下を得る。 $V_{s}(y) = -\frac{B}{A} + D_{1}e^{\sqrt{A}y} + D_{2}e^{-\sqrt{A}y}$ (1-16)

表面電位の解法:微分方程式を解く(4/5)

境界条件
$$V_s(0) = V_{bi}, V_s(L) = V_{ds} + V_{bi}$$
を
(1-14)式に適用して、以下を得る。
$$D_1 + D_2 = \frac{B}{A} + V_{bi}$$
(1-17)
$$D_1 e^{\sqrt{AL}} + D_2 e^{-\sqrt{AL}} = \frac{B}{A} + V_{ds} + V_{bi}$$
(1-18)

これから、
$$D_1 \ge D_2$$
は以下 となる。

$$D_1 = \frac{1}{2\sinh(\sqrt{AL})} \left[\frac{B}{A} + V_{ds} + V_{bi} - \left(\frac{B}{A} + V_{bi}\right) e^{-\sqrt{AL}} \right]$$
(1-19)

$$D_2 = \frac{1}{2\sinh(\sqrt{AL})} \left[-\left(\frac{B}{A} + V_{ds} + V_{bi}\right) + \left(\frac{B}{A} + V_{bi}\right) e^{\sqrt{AL}} \right]$$
(1-20)

表面電位の解法:微分方程式を解く(5/5)

 $D_1 \ge D_2 \ge (1-16)$ 式に代入して整理すると、 $V_s(y)$ は以下になる。



 $\sqrt{A} = \frac{1}{l}$

表面電位の解

表面電位のチャネル位置依存性

$$V_{s}(y) = V_{sL} + (V_{bi} + V_{ds} - V_{sL}) \frac{\sinh(y/l_{t})}{\sinh(L/l_{t})} + (V_{bi} - V_{sL}) \frac{\sinh[(L-y)/l_{t}]}{\sinh(L/l_{t})}$$

$$\begin{split} V_{sL} &= V_{gs} - V_{th0} + \phi_s &\Rightarrow & \notin F \\ V_{th0} &= V_{FB} + \frac{q N_{peak} X_{dep} T_{ox}}{\mathcal{E}_{ox}} + \phi_s &\Rightarrow & \notin F \\ \end{split}$$

閾値電圧:短チャネル効果(擬似2次元)

 $V_{ds} \ll V_{bi} - V_{sL}$ の場合の表面電位最小位置

$$V_{s\min} = V_s(y_0) \to y_0 \cong L/2$$

最小表面電位

$$V_{s\min} = V_{sL} + \left[2(V_{bi} - V_{sL}) + V_{ds}\right] \frac{\sinh(L/2l_t)}{\sinh(L/l_t)}$$

閾値電圧 $V_{s\min} = \phi_s$, at $V_{sm} = V_{th}$

$$V_{th}(L) = V_{th0} - \frac{\left[2(V_{bi} - \phi_s) + V_{ds}\right]}{2\cosh(L/2l_t) - 2} \equiv V_{th0} - \Delta V_{th}$$

閾値電圧変化:短チャネル効果(擬似2次元)

近似 $l_t \ll L$

$$\frac{1}{2\cosh(L/2l_t)-2} = \frac{1}{e^{L/2l_t} - e^{-L/2l_t} - 2}$$
$$\approx \frac{e^{-L/2l_t}}{1-2e^{-L/2l_t}} \approx e^{-L/2l_t} \left(1+2e^{-L/2l_t}\right) = \left(e^{-L/2l_t} + 2e^{-L/l_t}\right)$$

短チャネル効果による閾値電圧変化

$$\Delta V_{th}(L) = \left[2 \left(V_{bi} - \phi_s \right) + V_{ds} \right] \left(e^{-L/2l_t} + 2e^{-L/l_t} \right)$$