第487回群馬大学アナログ集積回路研究会

令和4年度 集積回路設計技術・次世代集積回路工学特論公開講座

接地フィールドプレートデュアルRESURF n-LDMOSトランジスタの スイッチング特性

松田順一 群馬大学 2022年6月21日 (火) 16:30~17:30

概要

- ・ n-LDMOSトランジスタの用途と要求特性
- ・ 従来(基本)n-LDMOSトランジスタの問題点
- ・40 V 接地フィールドプレートデュアルRESURF n-LDMOSトランジスタ特性
 - ・ デバイス構造、I_D-V_{DS}特性、ホットキャリア耐性(電界プロファイル)、スイッチング特性解析
- 100 V 接地2ステップフィールドプレートデュアルRESURF n-LDMOSトランジスタ特性
 デバイス構造、I_D-V_{DS}特性、ホットキャリア耐性(電界プロファイル)、スイッチング特性解析
- ・まとめ
- 謝辞
- ・参考文献

・シミュレーション: 3次元デバイスシミュレータ(アドバンスソフト社の3D-TCAD)を使用

n-LDMOSトランジスタの用途と要求特性

- ・低電力の電圧変換用の集積型スイッチングデバイス
- ・パワーアンプの出力増幅用デバイス
 - 例:POL (Point of Load) 用電源、液晶パネルのLEDバックライト用電源、 携帯電話及び携帯電話基地局用パワーアンプなど



基本n-LDMOSトランジスタの問題点



Kirk効果のモデル



Ref. B. Jayant Baliga, "Fundamentals of Power Semiconductor Devices," Springer Science + Business Media, 2008.

Drain Current Expansion (CE) のモデル



○正孔

Ref. S. Poli, S. Reggiani, R. K. Sharma, M. Denison, E. Gnani, A. Gnudi, and G. Baccarani, IEEE Trans. Electron Devices, 59, p. 745 (2012).

RESURF (Reduced Surface Field)のモデル



7

汎用n-LDMOSトランジスタ



- フィールドプレート ⇒n-ドリフト領域のRESURF効果の補強
- フィールドプレートとn-ドリフト間容量 C_{FD}
 ⇒帰還容量増大(ミラー容量増大)
 ⇒スイッチング損失増大 (高周波化に不向き)

40 V デュアルRESURF n-LDMOSトランジスタ: 従来型と提案型の構造比較



(a) 従来型(ゲート接続フィールドプレート)

(b) 提案型(接地フィールドプレート)

- Dual RESURF (PBL1とPBL2)構造
 - ・PBL1: ゲート近傍n-ドリフト領域のRESURF強化(高ホットキャリア耐性確保)
 - ・PBL2: n-ドリフト領域全体の電界の均一化(耐圧上昇)
- n-ドリフト領域の不純物ドーピング濃度増大(PBL1とPBL2によりこの増大が可能)
 - ・CEの抑制
 - ・特性オン抵抗低減
- 接地フィールドプレート
 - ・n-ドリフト領域のRESURF補強
 - ・帰還容量低減(スイッチング損失低減)

I_D-V_{DS}特性



■電流増大(CE)のない領域(SOA領域) $V_{DS} \leq 40 \text{ V}$ at $V_{GS} = 4 \text{ V}$ (V_{GS} 最大定格電圧) $V_{DS} \leq 45 \text{ V}$ at $V_{GS} = 3.3 \text{ V}$ (V_{GS} 動作電圧)

⇒40V動作に対し広SOA確保

従来型LDMOS外挿しきい値電圧: 1.05 V 提案型LDMOS外挿しきい値電圧: 1.05 V (V_{DS} = 0.1 V での値)

従来型LDMOSオン抵抗: 39.49mΩmm² 提案型LDMOSオン抵抗: 40.83 mΩmm² (V_{GS} = 3.3 V, V_{DS} = 0.5 V での値)

0.18 μ m CMOS compatible process

界面に沿った電界プロファイルのV_{DS}依存性



提案型デバイスの表面に沿った 電界(x方向)プロファイルの V_{DS} 依存性 **GFP: Grounded Filed Plate**

40 V n-LDMOSトランジスタのスイッチング特性解析回路



R_G: 1.07, 2.137, 3.20, 5.33 Ωmm² R_L: 2.13, 3.32, 5.33, 7.47, 10.67 Ωmm² (LDMOS 面積: 1 mm²にした場合)

スイッチング特性解析回路



Capacitance	Conventional	Proposed
Input capacitance	C _{GS} +C _{GC}	C _{GS} +C _{GC} +C _{FG}
Feedback capacitance	C _{GD} +C _{FD}	C _{GD}
Output capacitance	CD	C _D +C _{FD}



ターンオン過程の電流経路



従来型LDMOSターンオン特性



(A) V_{GS}<V_T : 真性MOSFETオフ状態

・V_{GS}が上昇するが、V_{DS}とJ_Dは変わらない。

・J_Gが入力容量(C_{GS})と帰還容量(C_{GD}+C_{FD})を充電する。

・V_{DS_INT}の上昇が出力容量(C_D)を充電する。

(B) V_{GS}>V_T:ゲートプラトー状態(1)

・V_{GS}がほぼ一定(僅かに上昇)、V_{DS}が大きく低下し、J_Dは大きく上昇する。

・V_{DS}の大幅な低下とV_{DS_INT}の低下により、J_Gが帰還容量(C_{GD}+C_{FD})を充電するので、
 Miller効果が発生する。(この過程の帰還容量を出力側(ドレイン側)から見ると出力容量に
 見えるため、この充電はその出力容量の放電とも考えられる。)

・V_{DS}の大幅な低下による出力容量(C_D)の放電により、変位電流(J_{PB}+J_{Sub})が上昇する。 ・従来型のB領域は提案型に比べると長い。

(C) V_{GS}>V_T:ゲートプラトー状態(2)

・ゲート側ドリフト端近傍のRESURF効果が消滅し、V_{DS INT}の急激な低下が発生する。

(D) V_{GS}>V_T:真性MOSFETオン状態(LDMOSオン状態)

・V_{GS}が再上昇してV_{G_Supply}に到達し、 J_Gはゼロ、 V_{DS}はオン電圧、J_Dはオン電流になる。 ・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})を充電する。

 $R_{G} = 1.07 \ \Omega \text{ mm}^{2}, R_{L} = 5.33 \ \Omega \text{ mm}^{2}, \text{LDMOS }$ 面積 1 mm²

提案型LDMOSターンオン特性



(A) V_{GS}<V_T : 真性MOSFETオフ状態

- ・V_{GS}が上昇するが、V_{DS}とJ_Dは変わらない。
- ・J_Gが入力容量(C_{GS}+C_{FG})と帰還容量(C_{GD})を充電する。
- ・V_{DS_INT}の上昇が出力容量(C_D+C_{FD})を充電する。

(B) V_{GS}>V_T:真性MOSFETオン開始

- ・V_{GS}が上昇し、V_{DS}が大きく低下し、J_Dは大きく上昇する。
- ・J_Gが入力容量(C_{GS}+C_{GC}+C_{FG})と帰還容量(C_{GD})を充電する。
- ・V_{DS}は大きく低下するが、 V_{DS INT}の低下は僅かである(あまり変化しない)。
 - ⇒C_{GD}の充電は少なく、この領域でゲートプラトー(Miller効果)は発生しない。
 - (V_{DS_INT}の僅かな変化は、(1)変位電流(J_{FP}+ J_{PB}+J_{Sub})の大幅な増大と、(2)従来型に 比べて提案型のドリフト領域のRESURF効果がより強いことに起因する。)
- ・J_{FP}は出力容量(C_{FD})を放電し、J_{PB}+J_{Sub}は出力容量(C_D)を放電する。
- ・提案型のB領域は従来型に比べると短い。

(C) V_{GS}>V_T: 変形ゲートプラトー状態

・ V_{GS} が低下する中で(変形ゲートプラトー状態)、 V_{DS} は低下し、 J_D は上昇する。 ・ V_{GS} の低下(J_G の上昇)は、 V_{DS} の低下による、(1)変位電流($J_{FP}+J_{PB}+J_{Sub}$)の急激な低下と、 (2)帰還容量(C_{GD})の充電によるMiller効果の発生(ドリフト領域のRESURF効果の消滅 による $V_{DS_{INT}}$ の大幅な低下)、に起因する。(この過程の帰還容量を出力側から見ると 出力容量に見えるため、この充電はその出力容量の放電とも考えられる。)

(D) V_{GS}>V_T: 真性MOSFETオン状態(LDMOSオン状態)
 · V_{GS}が再上昇してV_{G_Supply}に到達し、J_Gはゼロ、V_{DS}はオン電圧、J_Dはオン電流になる。
 · J_Gが入力容量(C_{GS}+C_{GC}+C_{FG})と帰還容量(C_{GD})を充電する。

 $R_{G} = 1.07 \ \Omega \text{ mm}^{2}, R_{L} = 5.33 \ \Omega \text{ mm}^{2}, \text{LDMOS} \ \text{int} \ 1 \ \text{mm}^{2}$

ターンオフ過程の電流経路



・上図はターンオフ過程のゲートプラトー状態(領域B)の場合の電流経路である。 ・その後、真性MOSFETターンオフ過程(領域C)では、伝導電流とC_{GC}を流れる電流は消滅する。

従来型LDMOSターンオフ特性



(A) V_{GS}>V_T:真性MOSDFETオン状態

- ・V_{GS}の低下はあるが、V_{DS}とJ_Dの変化はほとんどない。
- ・V_{DS INT}はV_{DS}の上昇と伴に上昇する。
 - ⇒A領域の終了時点で、真性MOSFETのドレイン近傍でRESURF効果が発生する。
- ・J_Gが、入力容量(C_{GS}+ C_{GC})と帰還容量(C_{GD}+C_{FD})を放電 する。

・V_{DS}及びV_{DS_INT}の増大に伴い、|J_{PB}+J_{Sub}|が増大し、出力容量(C_D)を充電する。

(B) V_{GS}>V_T:ゲートプラトー状態

- ・V_{GS}はほぼ一定、V_{DS}の増大とJ_Dの低下が起こる。
- ・真性MOSFETのドレイン近傍で発生したRESURF効果により、V_{DS_INT}の上昇が抑制される。
 しかしながら、V_{DS}は上昇し、Miller効果が発生し、ゲートプラトー状態になる。
- ・ J_D から J_G + J_{PB} + J_{Sub} の変位電流が流れ、 J_G が帰還容量(C_{GD} + C_{FD})を充電し、 J_{PB} + J_{Sub} が出力容量(C_D)を充電する。 J_D はまた伝導電流 J_S も流す。
- ・従来型のB領域は提案型に比べると長い。

(C) V_{GS}<V_T:真性MOSFETオフ状態

- ・V_{GS}は再度低下する。V_{DS}は増大し供給電圧に達し、J_Dは低下しゼロになる。
- ・J_s≒0となり、J_Dの伝導電流成分がなくなり、 J_Dから<u>変位電流成分</u>J_G+J_{PB}+J_{Sub}が流れる。 (J_Gが帰還容量(C_{GD}+C_{FD})を充電し、 J_{PB}+J_{Sub}が出力容量(C_D)を充電する。) ・J_cが入力容量(C_{GS})を放電する。

(D) V_{GS}=0:LDMOSオフ状態

 $R_{G} = 1.07 \ \Omega \text{ mm}^{2}, R_{L} = 5.33 \ \Omega \text{ mm}^{2}, \text{LDMOS} \ \overline{\text{m}}\overline{\text{f}}1 \text{ mm}^{2}$

提案型LDMOSターンオフ特性



(A) V_{GS}>V_T:真性MOSFETオン状態

・ V_{GS} の低下はあるが、 V_{DS} と J_D はほぼ一定である。

・V_{DS INT}はV_{DS}の上昇と伴に上昇する。

⇒A領域の終了時点で、真性MOSFETのドレイン近傍でRESURF効果が発生する。

・J_Gが、入力容量(C_{FG}+C_{GS}+C_{GC})と帰還容量(C_{GD})を放電する。

・V_{DS}及びV_{DS INT}の増大に伴い、 J_{FP}+ J_{PB}+J_{Sub} が増大し、出力容量(C_{FD}+ C_D)を充電する。

(B) V_{GS} ≳ V_T: 非常に弱いミラー効果(真性MOSFETのオフ開始)

・V_{GS}の低下に伴い、V_{DS}の上昇とJ_Dの低下が始まる。

・真性MOSFETのドレイン近傍で発生したRESURF効果により、V_{DS INT}の上昇が抑制される。

- ・V_{DS_INT}の増大に伴い、V_{GS}も同程度に低下しており、帰還容量(C_{GD})を介して短くて弱い ミラー効果が発生する。
- ・主にV_{DS}の増大に伴う出力容量(C_{FD}+ C_D)の充電が続く。
- ・B領域の終了時点で、J_sがほぼゼロになり、真性MOSFETがオフする。 ・提案型のB領域は従来型に比べると短い。

(C) V_{GS}<V_T:真性MOSFETオフ状態

- ・V_{GS}の低下に伴い、V_{DS}が大きく増大し、J_Dが大きく低下する。
- ・J_S≒0となり、J_Dの伝導電流成分がなくなり、 J_Dから変位電流成分J_{FP}+J_{PB}+J_{Sub}が流れる。 (J_Dから流れるJ_Gの変位電流成分は無視できる。J_{FP}が出力容量(C_{FD})を充電し、

J_{PB}+J_{Sub}が出力容量(C_D)を充電する。)

・J_GがC_{GS}を放電する。

(D) V_{GS}=0:LDMOSオフ状態

 $R_{G} = 1.07 \ \Omega \text{ mm}^{2}, R_{L} = 5.33 \ \Omega \text{ mm}^{2}, \text{LDMOS} \ \overline{\text{m}}\overline{\text{f}}1 \text{ mm}^{2}$

19

スイッチング損失の負荷抵抗とゲート抵抗依存性



■ R₁が減少(高速スイッチング条件:低いR_G = 1.07 Ωmm²)

⇒従来型デバイスのスイッチング損失は提案型デバイスのものより一層大きくなる。

(R_L の減少に伴い、従来型では長いゲートプラトー領域でのエネルギー損失が一層増えることに起因する。) $\blacksquare R_G$ が増大(軽負荷条件:高い $R_I = 10.7 \Omega mm^2$)

⇒従来型デバイスのスイッチング損失は提案型デバイスのものより一層大きくなる。

(R_Gの増大に伴い、従来型ではゲートプラトー領域が一層延びることに起因する。)

(注)上記(1), (2)は、p. 21に記載の(1), (2)の場合に対応する。

20

全エネルギー損失比のスイッチング周波数依存性



- (1) R_G小、R_L小(高速スイッチで重負荷)の場合
 (R_G: 1.07Ωmm², R_L: 2.13 Ωmm²) (スイッチング損失が出難い条件)
 - ⇒周波数が高く、時比率が小さくなるほどE_{Loss_p}/E_{Loss_c}は小さくなる。
 (提案型のスイッチング損失が従来型のものに比べて小さいため)
 例えば、E_{Loss_p}/E_{Loss_c}は約0.75 (at f=3MHz, D_{ON}=0.1)になる。
 ⇒周波数が低く、時比率が大きくなると、E_{Loss_p}/E_{Loss_c}>1になる。
 (提案型の特性オン抵抗が従来型のものに比べて大きいため)
- (2) R_G大、R_L大(低速スイッチで軽負荷)の場合
 (R_G: 5.33 Ωmm², R_L: 10.66 Ωmm²) (スイッチング損失が出易い条件)
 - ⇒周波数が高く、時比率が小さくなるほどE_{Loss_p}/E_{Loss_c}は小さくなる。 (提案型のスイッチング損失が従来型のものに比べて小さいため) 例えば、E_{Loss_p}/E_{Loss_c}は約0.3 (at f=3MHz, D_{ON}=0.1)になる。

従来型LDMOSオン抵抗: 39.49 mΩmm² 提案型LDMOSオン抵抗: 40.83 mΩmm²

100 V n-LDMOSトランジスタ: 従来型と提案型の構造比較



■ 2ステップフィールドプレート構造 ⇒ ゲート近傍n-ドリフト領域のRESURF補強、高い耐圧維持 ■ PBL1とPBL2 ⇒ n-ドリフト領域の不純物ドーピング濃度は従来型のものより高い(低特性オン抵抗化)

I_D-V_{DS}特性



0.35 μ m CMOS compatible process



界面に沿った電界プロファイル



■ ゲート端近傍のx方向電界 従来型デバイス> 提案型デバイス



■ ホットキャリア耐性 従来型デバイス<提案型デバイス</p>

界面に沿ったx方向電界プロファイル (V_{DS}=80V, V_{GS}=3V)

100 V n-LDMOSトランジスタのスイッチング特性解析回路



スイッチング特性解析回路

 $\begin{array}{l} R_{G} : 1.31, \, 2.62, \, 3.94, \, 5.24, \, 6.55\,\Omega\,mm^{2} \\ R_{L} : \, 26.2, \, 39.3, \, 52.4, \, 65.5\,\Omega\,mm^{2} \end{array}$

(LDMOS 面積: 1 mm²にした場合)

従来型LDMOSのターンオン過程の電流経路

R_G小、R_L大の場合(高速スイッチングで軽負荷)

破線:変位電流 実線:伝導電流



ゲートからドレインへ流れ込む電流もあるが、これはR_Lにより小さくなるので無視する

従来型LDMOSターンオン特性



① V_{GS}<V_T:真性MOSFETオフ状態

・V_{GS}が上昇するが、V_{DS}とJ_Dは変わらない。 ・J_Gが入力容量(C_{GS})と帰還容量(C_{GD}+C_{FD})を充電する。 ・V_{DS_INT}の上昇が出力容量(C_{D2})を充電する。 (C_{GC}とC_{D1}を通過する充電電流は無視する。)

② $V_{GS} \ge V_T$: ゲートプラトー状態 (1)

 ・V_{GS}がほぼ一定(僅かに上昇)、V_{DS}が大きく低下し、J_Dは大きく上昇する。
 ・V_{DS}の大幅な低下とV_{DS_INT}の低下により、J_Gが帰還容量(C_{GD}+C_{FD})を充電 するので、Miller効果が発生する。(この過程の帰還容量を出力側(ドレイン側)から見る と出力容量に見えるため、この充電はその出力容量の放電とも考えられる。)
 ・V_{DS}の大幅な低下による出力容量(C_{D2})の放電により、変位電流(J_{PB}+J_{Sub})が上昇する。

③ V_{GS}>V_T:ゲートプラトー状態(2)

・ゲート側ドリフト端近傍のRESURFが消滅し、V_{DS_INT}の急激な低下が発生する。

④ V_{GS}>V_T: 真性MOSFETオン状態(LDMOSオン状態)

・V_{GS}が再上昇してV_{G_Supply}に到達し、J_Gはゼロ、 V_{DS}がオン電圧、J_Dはオン電流になる。 ・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})を充電する。

 $R_{G} = 1.31 \ \Omega \text{ mm}^{2}, R_{L} = 65.5 \ \Omega \text{ mm}^{2}, \text{LDMOS }$ 面積 1 mm²

提案型LDMOSのターンオン過程の電流経路

R_G小、R_L大の場合(高速スイッチングで軽負荷)

破線:変位電流 実線:伝導電流



ゲートからドレインへ流れ込む電流もあるが、これはR_Lにより小さくなるので無視する

提案型LDMOSターンオン特性



① V_{GS}<V_T : 真性MOSFETオフ状態

・V_{GS}が上昇するが、V_{DS}とJ_Dは変わらない。

- ・J_Gが入力容量(C_{GS}+C_{FG})と帰還容量(C_{GD})を充電する。
- ・V_{DS_INT}の上昇が出力容量(C_{D2}+C_{FD})を充電する。

(C_{GC}とC_{D1}を通過する充電電流は無視する。)

② V_{GS}>V_T : 真性MOSFETオン開始

- ・ V_{GS} が上昇し、 V_{DS} が大きく低下し、 J_D は大きく上昇する。
- ・ J_{G} が入力容量 $(C_{GS}+C_{GC}+C_{FG})$ と帰還容量 (C_{GD}) を充電する。
- ・V_{DS}は大きく低下するが、 V_{DS,INT}の低下は僅かである(あまり変化しない)。
- ⇒C_{GD}の充電は少なく、この領域でゲートプラトー(Miller効果)は発生しない。
- (V_{DS_INT}の僅かな変化は、 (1)変位電流(J_{FP}+ J_{PB}+J_{Sub})の大幅な増大と、 (2)従来型に 比べて提案型のドリフト領域のRESURF効果がより強いことに起因する。)

・ J_{FP} は出力容量(C_{FD})の放電電流、 $J_{PB}+J_{Sub}$ は出力容量(C_{D2})の放電電流である。

③ V_{GS}>V_T : 変形ゲートプラトー状態

・V_{GS}が低下する中で(変形ゲートプラトー状態)、V_{DS}は低下し、J_Dは上昇する。
 ・V_{GS}の低下(J_Gの上昇)は、V_{DS}の低下による、(1)変位電流(J_{FP}+ J_{PB}+J_{Sub})の急激な低下と、(2)帰還容量(C_{GD})の充電によるMiller効果の発生(ドリフト領域のRESURF効果の消滅によるV_{DS_INT}の大幅な低下)、に起因する。(この過程の帰還容量を出力側から見ると出力容量に見えるため、この充電はその出力容量の放電とも考えられる。)

④ V_{GS}>V_T: 真性MOSFETオン状態(LDMOSオン状態)

・V_{GS}が再上昇してV_{G_Supply}に到達し、 J_Gはゼロ、V_{DS}はオン電圧、J_Dはオン電流になる。 ・J_Gが入力容量(C_{GS}+C_{GC}+C_{FG})と帰還容量(C_{GD})を充電する。

 $R_{G} = 1.31 \ \Omega \text{ mm}^{2}, R_{L} = 65.5 \ \Omega \text{ mm}^{2}, \text{LDMOS } 面積 1 \text{ mm}^{2}$

従来型LDMOSのターンオフ過程の電流経路

R_G小、R_L大の場合(高速スイッチングで軽負荷)

破線:変位電流



従来型LDMOSターンオフ特性(1)



① 真性MOSFETオンからオフへ移行(V_{GS}, J_G が大きく変化する期間(J_Sオン期間))

- ・V_{GS}が低下し(|J_G|が低下)、 真性MOSFETがオンからオフへ移行する。
 - ⇒J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})を放電する。

・真性MOSFETオフ後(V_{GS} < V_T)、V_{DS}が徐々に上昇してJ_Dが緩やかに低下する。
 ⇒J_DのJ_G成分が帰還容量(C_{GD}+C_{FD})の充電を、またJ_DのJ_{PB}+J_{Sub}成分が出力容量(C_{D2})の
 充電をそれぞれ開始する。

ターンオフ前にドレインからソースへ流れていた伝導電流J_Dは、ターンオフ直後に、ゲート へ変位電流として転流する。一方、ソース電流J_s(正)はゲートへ変位電流として流れ込む。

② V_{GS}<V_T : 真性MOSFETオフ状態(V_{DS}, J_D が大きく変化する期間(J_S≒0期間))

・V_{GS}は緩やかに低下する。V_{DS}は増大し供給電圧に達し、J_Dは低下しゼロになる。

- ⇒J_Gが入力容量(C_{GS})と帰還容量(C_{GD}+C_{FD})を放電する。
 - 但し、ソースからゲートへの変位電流の流れ込みはない。 (∵J_s≒0)
- ⇒J_DのJ_G成分が帰還容量(C_{GD}+C_{FD})を充電し、J_DのJ_{PB}+J_{Sub}成分が出力容量(C_{D2})を充電する。 (初期段階でゲートプラトーが発生する。)

③ V_{GS}=0 : LDMOSオフ状態

 $R_G = 1.31 \ \Omega \text{ mm}^2$, $R_L = 65.5 \ \Omega \text{ mm}^2$, LDMOS 面積 1 mm²

従来型LDMOSターンオフ特性(2)



① 期間のターンオフ過程

①-a 真性MOSFETオン期間(V_{GS}≧V_T)

- ・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})を放電する。
 - (ターンオフ直後に、負のJ_Gにより正のJ_{PB}+J_{Sub} 発生)
- ・J_sはゲートへ変位電流として流れる。
- ・J_Dはソースへ流れる伝導電流からゲートへ流れる変位電流に変わる。

①-b-1 真性MOSFETオフ期間(RESURF形成なし) (V_{GS}<V_T)

・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})の放電を継続する。 ・V_{DS}とV_{DS_INT}が上昇し、J_Dが出力容量(C_{D2})と帰還容量(C_{GD}+C_{FD})を充電する。 ⇒帰還容量(C_{GD}+C_{FD})に関し、Miller効果が発生する。

①-b-2 真性MOSFETオフ期間(RESURF形成あり)(V_{GS}<V_T)

- ・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD}+C_{FD})の放電を継続する。 ・V_{DS}は上昇するが、V_{DS INT}は飽和傾向にある。これらの電圧の上昇により、
- J_D が出力容量(C_{D2})と帰還容量($C_{GD}+C_{FD}$)の充電を継続するが、 C_{GD} の充電は弱くなる。
- ⇒真性MOSFETのドレイン領域が空間電荷領域になる(RESURF形成開始)。
 ⇒帰還容量(C_{GD}+C_{FD})に関し、 Miller効果が継続する。

 $R_{G} = 1.31 \ \Omega \text{ mm}^{2}$, $R_{L} = 65.5 \ \Omega \text{ mm}^{2}$, LDMOS 面積 1 mm²

提案型LDMOSのターンオフ過程の電流経路

R_G小、R_L大の場合(高速スイッチングで軽負荷)

破線:変位電流



提案型LDMOSターンオフ特性(1)



① 真性MOSFETオンからオフへ移行(V_{GS}, J_G が大きく変化する期間(J_Sオン期間))

- ・V_{GS}が低下し(| J_G| が低下) 、 真性MOSFETがオンからオフへ移行する。 ⇒J_Gが入力容量(C_{GS}+C_{GC} + C_{FG})と帰還容量(C_{GD})を放電する。
- ・真性MOSFETオフ後(V_{GS}<V_T)、V_{DS}が徐々に上昇してJ_Dが緩やかに低下する。
- ⇒J_DのJ_G成分が帰還容量(C_{GD})の充電を、またJ_DのJ_{PB}+J_{Sub}成分が出力容量(C_{D2}+C_{FD})の 充電をそれぞれ開始する。

ターンオフ前にドレインからソースへ流れていた伝導電流J_Dは、ターンオフ直後に、ゲート へ変位電流として転流する。一方、ソース電流J_S(正)はゲートへ変位電流として流れ込む。

真性MOSFETのゲートに寄生する容量が従来型のものに比べて小さいため、 ゲートのスイッチングが早い。

② V_{GS}<V_T : 真性MOSFETオフ状態(V_{DS}, J_D が大きく変化する期間(J_S≒0期間))

・V_{GS}は初期段階でほぼゼロになる。V_{DS}は増大し供給電圧に達し、J_Dは低下しゼロになる。
 ⇒J_Gによる入力容量(C_{GS})と帰還容量(C_{GD})の放電は初期段階でほぼ終了する。(J_S ≒ 0)
 ⇒J_DのJ_{FP}成分が出力容量(C_{FD})を充電し、J_DのJ_{PB}+J_{Sub}成分が出力容量(C_{D2})を充電する。
 (従来型に見られたゲートプラトーは発生しない。)

③ V_{GS}=0:LDMOSオフ状態

 $R_{G} = 1.31 \ \Omega \text{ mm}^{2}, R_{L} = 65.5 \ \Omega \text{ mm}^{2}, \text{LDMOS }$ 面積 1 mm²

提案型LDMOSターンオフ特性(2)



①期間のターンオフ過程

①-a 真性MOSFETオン期間(V_{GS}≧V_T)

- ・J_Gが入力容量(C_{GS}+C_{GC})と帰還容量(C_{GD})を放電する。
 - (負のJ_Gにより正の J_{FP}+J_{PB}+J_{Sub} 発生)
- ・J_sはゲートへ変位電流として流れる。
- ・J_Dはソースへ流れる伝導電流からゲートへ流れる変位電流に変わる。

①-b-1 真性MOSFETオフ期間(RESURF形成なし) (V_{GS}<V_T)

・J_Gが入力容量(C_{GS})と帰還容量(C_{GD})の放電を継続する。

・V_{DS}とV_{DS INT}が上昇し、J_Dが出力容量(C_{D2}+ C_{FD})と帰還容量(C_{GD})を充電する。

⇒帰還容量(C_{cp}) に関し、Miller効果が発生する。

①-b-2 真性MOSFETオフ期間(RESURF形成あり)(V_{GS}<V_T)

- ・J_Gが入力容量(C_{GS})と帰還容量(C_{GD})の放電を継続する。
- ・ V_{DS} は上昇するが、 $V_{DS_{INT}}$ は飽和傾向にある。これらの電圧の上昇により、
- J_D が出力容量 $(C_{D2} + C_{FD})$ と帰還容量 (C_{GD}) の充電を継続するが、 C_{GD} の充電は弱くなる。
- ⇒真性MOSFETのドレイン領域が空間電荷領域になる(RESURF形成開始)。

⇒帰還容量(C_{GD}) で発生するMiller効果は非常に弱い(無視できる)。

 $R_{G} = 1.31 \ \Omega \text{ mm}^{2}, R_{L} = 65.5 \ \Omega \text{ mm}^{2}, \text{LDMOS }$ 面積 1 mm²

スイッチング損失の負荷抵抗とゲート抵抗依存性



スイッチング損失(提案型 < 従来型) ⇒ R_L < 45 Ωmm² at R_G = 1.31 Ωmm² ⇒ R_G > 2 Ωmm² at R_L = 65.5 Ωmm² (a) 提案型デバイスの帰還容量は従来型デバイスのものより著しく小さい (b) 提案型デバイスの出力容量は従来型デバイスのものより著しく大きい (c) 提案型デバイスの特性オン抵抗は従来型のものより小さい

(注)上記(1), (2), (3)は、p. 37に記載の(1), (2), (3)の場合に対応する。

全エネルギー損失比(提案型/従来型)



全エネルギー損失比(E_{Loss_p} /E_{Loss_c})の スイッチング周波数 f 依存性

E_{Loss_p}: 提案型デバイスの全エネルギー損失 E_{Loss_c}: 従来型デバイスの全エネルギー損失

全エネルギー損失 ⇒ (ゲート駆動損失+ドレイン損失)

従来型LDMOSオン抵抗: 178 mΩmm² 提案型LDMOSオン抵抗: 150 mΩmm²

- (1) R_G,小, R_L大(高速スイッチで軽負荷)(R_G=1.33 Ωmm², R_L=65.5 Ωmm²)
 ⇒高周波かつ低時比率では提案型の全エネルギー損失が従来型より大きい。 (f>1.1MHz, D<0.1の領域で従来型<提案型)
 - ∵全スイッチング損失:従来型<提案型、伝導損失:従来型>提案型
- (2) R_G,小, R_L小(高速スイッチで重負荷) (R_G=1.33 Ωmm², R_L=26.2 Ωmm²)
 ⇒全エネルギー損失比の周波数と時比率依存性はほとんどない。
 - (E_{Loss_p}/E_{Loss_c}は約0.8 でほぼ一定)
 ∵ 全スイッチング損失:従来型>提案型、伝導損失:従来型≫提案型
 (伝導損失が支配的)
- (3) R_G,大, R_L大(低速スイッチで軽負荷) (R_G=6.55 Ωmm², R_L=65.5 Ωmm²)
 ⇒高周波かつ低時比率では全エネルギー損失比は小さくなる。
 (例えば、E_{Loss p}/E_{Loss c}は約0.7 (at f=3MHz, D_{ON}=0.1)になる。)
 ∵全スイッチング損失:従来型>提案型(大きさの度合いは(2)より大きい)、
 伝導損失:従来型>提案型
- (4) R_G,大, R_L小(低速スイッチで重負荷)の場合
 ⇒上記結果から(3)より更に全エネルギー損失比は低下する。

大部分の実使用範囲では、提案型の全エネルギー損失は従来型に比べて小さい

接地フィールドプレート 40 V n-LDMOSトランジスタ特性まとめ

■ スイッチング損失

 ⇒ R_G大でR_L大(低速スイッチで軽負荷)の場合(スイッチング損失が出易い) (R_G: 5.33 Ωmm², R_L: 10.66 Ωmm²)
 ・ 周波数が高く、時比率が小さくなるほど E_{Loss_p}/E_{Loss_c} は小さくなる (例: E_{Loss_p}/E_{Loss_c} ≒ 0.3 (at f=3MHz, D_{ON}=0.1)になる)
 ⇒ R_G小でR_L小(高速スイッチで重負荷)の場合(スイッチング損失が出難い) (R_G: 1.07Ωmm², R_L: 2.13 Ωmm²)
 ・ 周波数が高く、時比率が小さくなるほど E_{Loss_p}/E_{Loss_c} は小さくなる (例: E_{Loss_p}/E_{Loss_c} ≒ 0.75 (at f=3MHz, D_{ON}=0.1)になる)
 ⇒ 接地フィールドプレート構造は低スイッチング損失に有効である (これは、接地フィールドプレートのMiller容量が極端に小さいことに起因する)

■ 特性オン抵抗 R_{on.sp}

⇒R_{on,sp}(提案型:40.83 mΩmm²) > R_{on,sp}(従来型: 39.49 mΩmm²) (フィールドプレートを接地すると、フィールドプレートをゲートに接続した場合に比べて、 ドリフト領域の抵抗が上昇することに起因する)

接地2ステップフィールドプレート 100 V n-LDMOSトランジスタ特性まとめ

■ スイッチング損失 ⇒R_G大でR_L大の場合(低速スイッチで軽負荷)(スイッチング損失が出易い) $(R_{G} = 6.55 \ \Omega \text{ mm}^{2}, R_{I} = 65.5 \ \Omega \text{ mm}^{2})$ ・高周波かつ低時比率では全エネルギー損失比は小さくなる(スイッチング損失:提案型<従来型)</p> (例: $E_{\text{Loss p}}/E_{\text{Loss c}} = 0.7$ (at f = 3 MHz, $D_{\text{ON}} = 0.1$) ⇒R_G小でR_I大の場合(高速スイッチで軽負荷)(スイッチング損失が少し出難い) $(R_{G}=1.33 \ \Omega mm^{2}, R_{I}=65.5 \ \Omega mm^{2})$ ・高周波かつ低時比率では全エネルギー損失比が1を超える場合がある(スイッチング損失:提案型>従来型) $(E_{Loss p}/E_{Loss c} > 1 \text{ (for } f > 1.1 \text{ MHz}, D_{ON} < 0.1)$ |⇒R_G小でR_L小の場合(<mark>高速スイッチで重負荷</mark>)(スイッチング損失が<mark>出難い</mark>) $(R_{G}=1.33 \ \Omega \text{ mm}^{2}, R_{I}=26.2 \ \Omega \text{ mm}^{2})$ ・全エネルギー損失比の周波数と時比率依存性はほとんどない $(E_{Loss p}/E_{Loss c} \Rightarrow 0.8 \text{ (for } f \leq 3 \text{ MHz}, D_{ON} = 0.1-0.9 \text{)}$ ⇒大部分の実使用範囲では、提案型の全エネルギー損失は従来型に比べて小さい ■ 特性オン抵抗 R_{on.sp} ⇒R_{on,sp}(提案型:150 mΩmm²): < R_{on,sp}(従来型:178 mΩmm²)

・デュアルRESURF構造が耐圧を低下させることなく、R_{on,sp}を低減する (接地フィールドプレートがドリフト領域の抵抗を上昇させるが、この影響は小さい)



本研究を進めるにあたり、3D-TCADを使用させて 頂いたアドバンスソフト株式会社様に深く感謝を申 し上げます。

この3D-TCADは、国立研究開発法人科学技術振興機 構A-STEPプログラムの助成を受けてアドバンスソフ ト株式会社様で開発されました。



- (1) Jun-ya Kojima, Jun-ichi Matsuda, Masataka Kamiyama, Nobukazu Tsukiji, and Haruo Kobayashi, "Optimization and Analysis of High Reliability 30-50V Dual RESURF LDMOS," International Conference on Solid-State and Integrated Circuit Technology (ICSICT), Oct. 25-28, 2016, Hangzhou, China, pp. 392-394, 2016.
- (2) Jun-ichi Matsuda, Jun-ya Kojima, Nobukazu Tsukiji, Masataka Kamiyama, and Haruo Kobayashi, "A Low Switching Loss 40 V Dual RESURF LDMOS Transistor with Low Specific On-Resistance," International Conference on Mechanical, Electrical and Medical Intelligent System (ICMEMI), Nov. 29-Dec.1, 2017, Kiryu, Japan, 101-05, 2017.
- (3) Jun-ichi Matsuda, Jun-ya Kojima, Nobukazu Tsukiji, Masataka Kamiya, and Haruo Kobayashi, "Low Switching Loss and Scalable 20-40 V LDMOS Transistors with Low Specific On-Resistance," International Conference on Technology and Social Science (ICTSS), Apr. 18-20, Kiryu, Japan, 103-02, 2018.
- (4) Jun-ichi Matsuda, Anna Kuwana, Jun-ya Kojima, Nobukazu Tsukiji, and Haruo Kobayashi, "Wide SOA and High Reliability 60-100 V LDMOS Transistors with Low Switching Loss and Low Specific On-Resistance," International Conference on Solid-State and Integrated Circuit Technology (**ICSICT**), Oct. 31-Nov. 3, Qingdao, China, S25-6, 2018.
- (5) Anna Kuwana, Jun-ichi Matsuda, and Haruo Kobayashi, "Optimization of High Reliability and Wide SOA 100 V LDMOS Transistor with Low Specific On-Resistance," **ASICON**, D7-5, Chongqing, China 2019.
- (6) 松田 順一,桑名 杏奈,小林 春夫, 「高信頼性,広 SOA 100 V N-LDMOS トランジスタの最適化」,**電気学会論文誌 C**(電子・情報・システム部門誌), Vol.140, No.11, pp.1220-1229, 2020.
- (7) Anna Kuwana, Jun-ichi Matsuda, Haruo Kobayashi, "Analysis of Switching Characteristics of Wide SOA and High Reliability 100V N-LDMOS Transistor with Dual RESURF and Grounded Field Plate Structure," IEEE 14th International Conference on ASIC (ASICON), Oct. 26-29, On-Line Virtual, 2021.
- (8) Hao Yang Du, Jun-ichi Matsuda, Anna Kuwana, and Haruo Kobayashi, "Analysis of Switching Characteristics of Dual RESURF 40 V N-LDMOS Transistor with Grounded Field Plate," 5th International Conference on Technology and Social Science (**ICTSS**), Dec. 7-9 (Online), Kiryu, Japan, 2021.