第228回群馬大学アナログ集積回路研究会

高耐圧MOSFETモデリング技術の 基礎と応用 (初・中級)

2013年8月27日 青木 均

H. Aoki, Ph.D.

アウトライン

- 高耐圧MOSFETの種類
- 高耐圧MOSFETの特徴
- 高耐圧MOSFETの構造
- ・高耐圧MOSFETの基礎物性と等価回路
- 自己発熱現象のモデル化
- 基礎的なMOSFETモデルを使った簡易的な高耐圧 MOSFETモデリング(HVMOS, LDMOS, IGBT, SiC-JFET)
- まとめ

高耐圧MOSFETの種類

比較的頻繁に使用されるシリコンFET系デバイス

- DMOS (Double diffusion MOSFET)
- HVMOS (High Voltage MOSFET)
- LDMOS (Lateral Diffusion MOSFET)
- IGBT (Insulated Gate Bipolar Transistor)
- SiC (Silicon Carbide) -JFET, -MOSFET

DMOS

- パワーMOSFETの基本的なFETで古くから使われている
- DMOS(Double-Diffused MOSFET)と呼ばれる 構造で、N+基板の上に形成されたNエピタキシャル 層表面側に低濃度のP型層(Pボディ)と高濃度の N型層を二重拡散で形成した構造
- 構造上耐圧を上げるためには、エピ層を深くする 必要がある、せいぜい現実的なサイズでは、
 60V耐圧まで
- 用途:比較的低耐圧のデスクリート部品

HVMOS

- HVMOSデバイスは、低電圧CMOSデバイスと共に製造することができ、バックゲート領域及びまたはドレイン拡張領域として低電圧CMOSのNウェル及びPウェルを使用することができる.
- ゲート長を長くすることにより、空乏層がドレイン からソース領域の拡散層に到達するのを防ぎ、 これによりドレイン耐圧を確保.ドレイン耐圧の 確保のため、ゲート長が長く、また、低濃度拡散層 が設けられているために、オン抵抗が高くなる
- ・用途:LSI上の高耐圧回路全般

LDMOS

- ドレインとゲート間の電界強度を緩和する構造
 にした横型MOSトランジスタ
- ロジック回路の製造で使うCMOSプロセス技術を 利用して製造できる
- DMOSに比べ、サイズに対して耐圧を高くできる
- HVMOSと同様の高耐圧でありながら、低オン 抵抗化が容易
- 用途:GSM向け携帯電話機のパワー・アンプなど 多くの出力段回路

IGBT

- MOSFETのオン抵抗が高いという欠点と、
 バイポーラ・トランジスタのベース電流が大きいという欠点を補うために生まれたデバイス
- 大電流時の電圧降下が小さく温度特性が良い
- ・ 集積化困難→シミュレーションは必要か??
- 用途:電力インバータの主変換素子,無停電電源 装置,交流電動機の可変電圧可変周波数制御, 鉄道車両の制御,ハイブリッドカーなど

SiC-JFET

- 接合型電界効果トランジスタ(JFET)ではSiCの バルク移動度をそのまま活用でき, MOSFET に おいて懸念される酸化膜信頼性に関する問題も 回避できる
- Siに比べて、絶縁破壊電界、電子飽和速度、 熱伝導率が大きくパワーデバイスに適用する上で 優れた特性を有することから、より高耐圧(1200V)、高速動作、低オン抵抗
- SiCは熱酸化によりSiO₂絶縁膜が形成できるが、
 キャリアの移動度が2桁小さい
- ・ 用途:太陽光発電のパワーコンディショナーなど



	Si	SiC	SiC/Si
バンドギャップ E _G (eV)	1.12	3.2	2.9
絶縁破壊電界 E _C (V/cm)	3 x10 ⁵	2.2×10^6	7.3
電子移動度 µ(cm ² /V・s)	1450	1000	0.7
熱伝導率 k(W/cm²・℃)	1.5	5.0	3.3
性能指数 (ε.μ.E _C ³)	4.1x10 ⁷	9.1x10 ⁹	200

独立行政法人産業技術総合研究所によるデータ



2kW級インバータにおけるスイッチング素子(6ケ)の損失



(Ecc=300V, Io=20A, fc=20kHz)

独立行政法人産業技術総合研究所によるデータ

DMOSの基本構造1



DMOSの基本構造2



DMOSの等価回路



LDMOSの基本構造



HVMOSの基本構造



SiC-JFETの基本構造



自己発熱現象のモデル化

H. Aoki, Ph.D.

自己発熱モデルの歴史

- 1972年にV. Negro, L. PannoneらがMOSFETで自己発熱 現象を確認, "Self-Heating and Gate Leakage Current in a Guarded MOSFET"で発表
- 1991年にP. C. Munro, F-Q. Ye らがサブ回路による モデル化手法を"Simulating the Current Mirror with a Self-Heating BJT Model"で発表
- 1991年にR. M. Fox, S.-G. LeeらがY-パラメータ計算に よるモデル化手法を"Scalable Small-Signal Model for BJT Self-Heating"で発表
- 1994年にL. T. Su, J. E. Chung, D. A. Antoniadis, K. E. Goodson, M. I. FlikらがSOI-MOSFETのサブ回路による モデルを""Measurement and modeling of self-heating in SOI NMOSFET's"で発表

自己発熱現象とは

 BOX構造などチャネル周りが囲まれた構造のデバイスにおいて、動作時に流れる電流、 チャネルの抵抗などにより熱が発生して、 デバイス温度がさらに高くなる現象といわれている

サーマルフィードバックBJT小信号モデル

$$Y_{BC} = \frac{Y_{BC} \cdot e + D_B Z_{th} I_B I_C}{1 - D_B Z_{th} P}$$
$$Y_{CB} = \frac{Y_{CB} \cdot e + D_C Z_{th} I_C I_B}{1 - D_C Z_{th} P}$$

 D_B, D_C Base, Collectorの電流による温度係数 I_B, I_C Base, Collector電流 Z_{th} 熱インピーダンス P 消費電力

自己発熱サブサーキットモデル

1. モデル等価回路に温度端子を追加



 Z_{th} : 熱インピーダンス V_{DS} , I_D : Drain電圧, 電流

3. 再シミュレート

現自己発熱モデルの長所・短所

サーマルフィードバックBJT小信号モデル

- 等式のため収束早い
- 小信号ACのみに効果あり
- 小信号ACでは自己発熱少ないので、
 意味あるのか?
- ・自己発熱サブサーキットモデル(主流)
 - 理にかなっている
 - 比較的高精度
 - 回路上で収束しにくい

A-自己発熱モデル(研究中)

- サブ回路モデルに比べて遙かに収束性能が良い
- 周波数依存モデル

基本方程式
$$G_{ds}(s) = \frac{G_{ds}(DC)\left\{1 + s\left[\tau_{temp} \frac{G_{ds}(AC)}{G_{ds}(DC)}\right]\right\}}{1 + s \cdot \tau_{temp}}.$$



: temperature dependent time constant

自己発熱特性DC・トランジェント評価 (HSPICE)



自己発熱特性DC・トランジェント評価 (SPECTRE)

Ţ

20.0



BSIM3による HV-MOSマクロモデリング

H. Aoki, Ph.D.

アウトライン

- ・必要なTEGのサイズについて
- ・ビンニングTEGのサイズについて
- BSIMモデルによるHV-MOSマクロ モデル(A-HVMOS)
- 抽出結果





ビンニングTEGのサイズについて



A-HVMOSマクロモデル



<u>HV NMOS DC抽出結果</u>

Vth(基準Id) L依存性(W=10umデバイス)

HV_NMOS Vtl vs Lmask(W=10um)



Vthは L,Wで正規化した基準電流での値



<u>HV_NMOS DC抽出結果</u>

Vth(基準Id) W依存性(L=1.6umデバイス)

HV_NMOS Vtl vs Wmask(L=1.6um)



Vthは L,Wで正規化した基準電流での値

HV_NMOS short



HV_NMOS small



HV_PMOS short



HV_PMOS small


HV_PMOS(薄膜ゲート) short



HV_PMOS(薄膜ゲート) small



DC W依存(L=3um)



DC L依存(W=20um)



Measured

- - - Simulated

オーバーラップ容量抽出結果





--- Simulated

接合容量(面積大)抽出結果

Plot bsim3v3_hv_CV/Cj_area/cbd/Cbd (On)



接合容量(周囲長大)抽出結果

Plot bsim3v3 hv CV/Cj perimeter/cbd/Cbd (On)



マクロモデルによる LDMOS Modeling

H. Aoki, Ph.D.



- 対象としたLDMOSの構造
- Aモデルの等価回路
- TEGのサイズについて
- LDMOSの特性
- BSIM3のBINNINGモデル
- ・ダイオードの接合面積計算とRDX算出
- Cbdのチャネル幅依存モデル
- 抽出例
- 検証例

対象としたN-ch LDMOSの構造



対象としたP-ch LDMOSの構造



小信号 Pch DMOS

47

Aモデルの等価回路(Nチャンネル)



48

Aモデルの等価回路(Pチャンネル)



TEGのサイズについて

チャネル長(μm)	チャネル幅(μm)
0.5	5
0.7	10
0.7	20
0.7	100
1.2	10
2	10
2	20
8	10



50

N-LDMOSの特性(単体)

- Vthの基板効果がほとんどない
- バルクMOSFETの構造と大きく違うため、抽出したモデルパラメータに物理的な意味がない
- ソース・ドレイン間の寄生ダイオードに、高注入 領域でのキンクが現れている-->バイポーラ・
 トランジスタと同様
- ソース・ドレイン間の接合面積を特定するのが 非常に困難
- 基板・ドレイン間の接合面積も特定困難
- 自己発熱特性

51

N-LDMOSの特性(サイズ依存)

- VthのL, W依存がほとんどない
- ドレイン抵抗のチャネル長依存がない(ドレイン 抵抗のチャネル幅依存のみある)
- 基板・ドレイン間の接合エネルギー傾斜が
 デバイスサイズによって変化している --->
 ドーピング濃度の変化?
- ・ピンチオフ点での電界が大きく変化するため、 VsatのL, W依存が必要
- ・オン抵抗のサイズ依存

P-LDMOSの特性(単体)

- ・Vthの基板効果がほとんどない
- バルクMOSFETの構造と大きく違うため、
 抽出したモデルパラメータに物理的な
 意味がない
- 弱反転領域の特性がなだらか
- ソース・ドレイン間の接合面積を特定するのが非常に困難
- 基板・ドレイン間の接合面積も特定困難

P-LDMOSの特性(サイズ依存)

- VthのL, W依存がほとんどない
- ・ドレイン抵抗のチャネル長依存がない
 (ドレイン抵抗のチャネル幅依存のみある)
- ・ピンチオフ点での電界が大きく変化する ため、VsatのL, W依存が必要
- ・オン抵抗のサイズ依存

BSIM3のBINNINGモデル

BINNINGパラメータ

$$P = P_0 + \frac{P_L}{L_{eff}} + \frac{P_W}{W_{eff}} + \frac{P_P}{L_{eff} \times W_{eff}}$$

N-ダイオードの接合面積計算とRDX算出

	Param Name	Value	
	M1.L	700.0n	
	M1.W	100.0u	
	M1.PD	0.000	
	M1.PS	0.000	
	M1.AD	0.000	
	M1.AS	0.000	
	M1.NQSMOD	0.000	
RDX=RDI/M1W	RDX	RDL//M1.W	
	Ron	5.000	
	D1.AREA	1e12*(6e-9*M1.W+5e-13)	
	Q1.AREA	1.3e13*(0.0016*M1.L*M1.W+2e-14)	
	N.IS	PIS	
	N.BF	PBF	
	N.NF	PNF	
	N.VAF	PVAF	1
	N.IKF	PIKF NPN	ダイオードのパラメータは
	N.ISE	PISE	ナベアのサノブズサる
	N.NE	PNE	9 へ しの リイス じ 共通
•	N.RB	PRB	
	N.RE	PRE	
$KDL = KDX^*MII.W$	N.RC	PRC	
	N.CJC	PCJC	
(「サイスのナハイスから抽出)	N.VJC	PVJC	
	N.MJC	PMJC	
	N.FC	PFC	
-	PD CTO	PDC-TO	
	BD.VJ	BDVJ//D1.AREA	
L	BD.M	BDM	56

P-ダイオードの接合面積計算とRDX算出

	Param Name	Value		
	M1.L	700.0n		
	M1.W	100.0u		
	M1.PD	0.000		
	M1.PS	0.000		
	M1.AD	0.000		
	M1.AS	0.000		
	M1.NQSMOD	0.000		
RDX=RDL/MI.W	RDX	RDL//M1.W		
	RSX	5.000		
↑ L	D1.AREA	1.3e13*(0.0016*M1.L*M1	.W+2e-14)	
	SD.IS	PIS		
	SD.N	PN		
	SD.BV	1.000K	_	
	SD.IBV	1.000m	_ ダイオー	ドのパラメータは
	SD.RS	PRS	_ すべて	のサイズで共通
	SD.CJO	PCJO		
	SD.VJ	PVJ		
RDL=RDX*M1.W	SD.M	PM		
(1++ノブのゴバノフから抽山)	SD.FC	500.0m		
(リイスの)ハイスから抽出)	SD.TT	0.000		
	SD.EG	1.110		
	SD.XTI	3.000		

N-Cdsのチャネル面積依存モデル

Length	Width	Capacitan	L x W
5.00E-07	5.00E-06	1.99E-14	2.50E-12
7.00E-07	1.00E-05	3.15E-14	7.00E-12
7.00E-07	2.00E-05	3.41E-14	1.40E-11
7.00E-07	1.00E-04	1.27E-13	7.00E-11
2.00E-06	2.00E-05	1.37E-13	4.00E-11



P-Cdsのチャネル面積依存モデル

Length	Width	Capacitanc	L x W
5.00E-07	5.00E-06	2.24E-14	2.50E-12
7.00E-07	1.00E-05	3.42E-14	7.00E-12
7.00E-07	2.00E-05	3.67E-14	1.40E-11
7.00E-07	1.00E-04	1.30E-13	7.00E-11
2.00E-06	2.00E-05	1.40E-13	4.00E-11



N-Cbdのチャネル幅依存モデル

Length	Width	Capacitan	L x W
5.00E-07	5.00E-06	5.14E-13	2.5E-12
7.00E-07	2.00E-05	5.81E-13	1.4E-11
7.00E-07	1.00E-04	1.05E-12	7E-11
2.00E-06	2.00E-05	6.07E-13	4E-11



LDMOS高精度パラメータ抽出例(1)

20セル抽出結果(idvd特性)



LDMOS高精度パラメータ抽出例(2)

20セル抽出結果(idvg - vd特性)



Measured Simulated Simulated Simulated Simulated Simulated Simulated Stressor Simulated Stressor Stres

LDMOS高精度パラメータ抽出例(3)



LDMOS高精度パラメータ抽出例(4)

オーバーラップ容量抽出結果



LDMOS過渡応答検証例

Vout



40セル過渡特性(0~20µs)



IGBTモデリング

H. Aoki, Ph.D.



- ・デバイス構造概要
- 3つのモデリング・アプローチ
- IGBTマクロモデル(A-IGBT)
- 出力電流特性結果
- ・スイッチング特性
- Electro-thermal SPICE Modeling

IGBTデバイス構造比較





V-DMOS IGBT cross section

Trench IGBT cross section

デバイス構造と基本等価回路



IGBTモデリングアプローチ

Compact Model Function Model Macro Model $E_0 = b_0 V_D V_{th} - a_0 b_0 V_s V_{th} - \frac{1}{2} a_0 b_0 (V_s - V_D)^2$ $E_1 = a_0 b_0 V_s - b_0 V_D + b_1 V_D V_{th} - (a_1 b_0 + a_0 b_1) V_s V_{th} - \frac{1}{2} (a_1 b_0 + a_0 b_1) (V_s - V_D)^2$ Anode $E_2 = (a_1b_0 + a_0b_1)V_s - b_1V_D + b_2V_DV_{th} - (a_2b_0 + a_0b_2 + a_1b_1)V_sV_{th}$ anode $-\frac{1}{2}(a_2b_0 + a_0b_2 + a_1b_1)(V_s - V_D)^2$ $E_3 = (a_2b_0 + a_0b_2 + a_1b_1)V_s - b_2V_D - (a_2b_1 + a_1b_2)V_sV_{sb} - \frac{1}{2}(a_2b_1 + a_1b_2)(V_s - V_D)^2$ E_i $V_{ed}(\psi)$ $I_b = V_{ed}/R_b$ $E_4 = (a_2b_1 + a_1b_2)V_s - a_2b_2V_sV_{th} - \frac{1}{2}a_2b_2(V_s - V_D)^2$ ~-¥(b) $E_{5} = a_{2}b_{2}V_{s}$ NPN Nhase $R_0 = E_0 + E_1 v_{ee} + E_2 v_{ee}^2 + E_3 v_{ee}^3 + E_4 v_{ee}^4 + E_5 v_{ee}^3$ Gate 太 gate o $R_1 = E_1 + 2E_2 v_{ge} + 3E_3 v_{ge}^2 + 4E_4 v_{ge}^3 + 5E_5 v_{ge}^4$ \mathbf{P}_{well} $R_2 = 2E_2 + 6E_3v_{ge} + 12E_4v_{ge}^2 + 20E_5v_{ge}^3$ C_{gs} mos $R_3 = 6E_3 + 24E_4v_{ee} + 60E_5v_{ee}^2$ New Cathode Ri cathode $R_4 = 24E_4 + 120E_5 v_{or}$ $R_{5} = 120E_{5}$ $P_0 = E_0 t_2 + \frac{1}{2r} E_1 \left(v_{ge1}^2 - v_{ge2}^2 \right) + \frac{1}{3r} E_2 \left(v_{ge1}^3 - v_{ge2}^3 \right) + \frac{1}{4r} E_3 \left(v_{ge1}^4 - v_{ge2}^4 \right)$ $Q_{b0} = \frac{2Q_{bd} - \frac{\eta^2}{2\alpha^2 T_d}}{F_3 - \eta + \sqrt{F_3^2 - 2\eta F_3 + 3T_d I_{se} \frac{Q_{bd}}{\left[qA\eta L \tanh\left(\frac{W}{2L}\right)\right]^2}}}$ $+\frac{1}{5_{e}}E_{4}\left(v_{ge1}^{5}-v_{ge2}^{5}\right)+\frac{1}{6_{e}}E_{5}\left(v_{ge1}^{6}-v_{ge2}^{6}\right)$ $P_1 = sE_1t_2 + E_2\left(v_{rel}^2 - v_{re2}^2\right) + E_3\left(v_{rel}^3 - v_{re2}^3\right) + E_4\left(v_{rel}^4 - v_{re2}^4\right) + E_5\left(v_{rel}^5 - v_{re2}^5\right)$ $P_2 = 2s^2 E_2 t_2 + 3s E_3 \left(v_{ge1}^2 - v_{ge2}^2 \right) + 4s E_4 \left(v_{ge1}^3 - v_{ge2}^3 \right) + 5s E_5 \left(v_{ge1}^4 - v_{ge2}^4 \right)$ P_i^* where $P_3 = 6s^3 E_3 t_2 + 12 s^2 E_4 \left(v_{ac1}^2 - v_{ac2}^2 \right) + 20 s^2 E_5 \left(v_{ac1}^3 - v_{ac2}^3 \right)$ $\eta = 2\alpha T_d \gamma \sqrt{I_{nc}}$ $P_4 = 24s^4 E_4 t_2 + 60s^3 E_5 \left(v_{out}^2 - v_{out}^2 \right)$ $\alpha^2 = \frac{I_{se}}{\left[qA\eta L \tanh\left(\frac{W}{2L}\right)\right]^2}$ $P_{e} = 120s^{5}E_{e}t_{2}$ $N_1 = \frac{1}{2}k(b_0 + b_1V_0 + b_2V_0^2)(V_0 - V_{cb})^2(V_c + V_c)t_1$ $F_3 = 1 + \frac{Td}{T}$ $N_2 = \left(V_f t_1 + \frac{V_s - V_f}{t_1} t_1^2\right) \left(\frac{dV_{ce}}{dt} - \frac{V_s - V_f}{t_1}\right)$ $Q_{bd} = Q_b + \tilde{T}_d I_{nc}$ N_{l} $N_3 = V_f t_1 + V_r t_2 + \frac{1}{2} \frac{V_s - V_f}{t_1} ({t_{12}}^2 - {t_{11}}^2)$ $N_4 = -\frac{1}{2}V_f(t_{12}^2 - t_{11}^2) - \frac{1}{2}V_f(t_{22}^2 - t_{21}^2) - \frac{1}{3}\frac{V_s - V_f}{t_s}(t_{12}^3 - t_{11}^3)$





高精度IGBTマクロモデルの特徴

- ・ DC/CV/トランジェント/Sパラメータの
- シミュレーション精度は既存のコンパクトモデル (Kraus Model)と同等以上.
- 温度効果シミュレーションに限界有.
- シミュレーション速度が遅い
- 自己発熱効果シミュレーションに限界有.
<u>高精度IGBTマクロモデル</u>

(A-IGBT Model)



Electro-thermal SPICE Modeling

- 自己発熱,隣接デバイスによる接合の 温度上昇は無視できない
- SPICEベースのシミュレーションで 温度上昇を表現するためには、 電気信号に置き換えて表現
- 特に自己発熱モデリングでは、モデルの ソースコードを改造する以外には、 サブサーキットにより表現するしかない

モデルパラメータの温度依存表現手法



Novel self-heating IGBT model with added subcircuits for dynamic variation of semiconductor parameters

<u>自己発熱を表現するための</u> サブサーキットモデリング



Dynamic temperature feedback circuit for IGBT FBSOA/SCSOA assessment

サブサーキットモデルの シミュレーション例



Coupled electro-thermal model

IGBTモデリング例

~日立製MBN1200E33E~

Ha Aoki, Ph.D.

I_{CE} vs V_{CE}特性モデリング結果



I_{CE} vs V_{CE}広範囲バイアスSim検証結果

V_{GE}:7~15V (1V Step) V_{CE}:1~3001V (2V Step)











ターンオン、ターンオフタイム検証結果



<u>C_{res}チューニング後のスイッチング波形Sim</u>





IGBTモデリング例

~富士電機製1MBH75D-060S~

H. Aoki, Ph.D.

I_{CE} vs V_{CE}特性モデリング結果



I_{CE} vs V_{CE}広範囲バイアスSim検証結果











ターンオン、ターンオフタイム検証結果



スイッチング波形Sim検証結果(I_c=50A)



スイッチング波形Sim検証結果(I_c=100A)



スイッチング波形Sim検証結果(I_c=150A)



SiC JFET モデリング

H. Aoki, Ph.D.

アウトライン

- 通常のJFETモデル+ダイオードによる
 モデリングでの問題点
- SiC JFETの構造とドレイン電流特性
- ゲート容量特性
- 代表的なSiC JFETの構造
- Vertical SiC JFET
- SiC JFETの一般的なモデルと欠点
- SiC JFETモデリング方針
- SiC JFETモデリング例(研究中)

JFETモデル+ダイオードによる モデリングでの問題点

- 速度飽和領域におけるドレイン電流特性 が違っている
- キャリアの移動度バイアス依存が違っている
- 高温でのドレイン電流特性があわない
- ゲート容量のバイアス依存性がJFETとは 離れている
- RF寄生エレメントがない
- RFでの周波数分散特性を考慮していない
- RFでのフィンガー数依存がない
- 現状,設計に使用できるモデルがない



SiC JFETの構造とドレイン電流特性



Id-Vds 特性

ゲート容量特性



代表的なSiC JFETの構造



Vertical SiC JFET

Source

-

 V_{CH}

+

ICH

CGS

RDRIFT

Drain



SiC JFETの一般的なモデルと欠点



- このモデルは UCB JFET model
 に基づいているため移動度の
 モデルがSiCと違う
- スケーリングできない
- 速度飽和モデルがない
- ゲート・ソース、ゲート・ドレイン
 容量のバイアス依存がない

SiC JFETモデリング(方針)

- 中心となるコンパクトモデルには、高精度なBSIM系モデルを選択
 - キャリア移動度のバイアス依存を高精度に再現
 - 速度飽和領域の電圧依存緩和(Pチャネルデバイスのモデル式に 使用されているがNチャネルにも適用可能)
- SiC JFET構造に合ったマクロモデルを開発し、モデリングを実施
 - 周波数分散特性サブサーキットモデル
 - サブストレート-ソースの寄生エレメントモデル
 - ドレイン抵抗のゲートバイアス依存モデル化
 - フィンガー数依存, またはセル依存によるスケーリングRFモデル
- より高精度な測定値とのフィッティングにBINNINGを使用





まとめ

- 高耐圧MOSFETの種類
- 高耐圧MOSFETの特徴
- 高耐圧MOSFETの構造
- ・高耐圧MOSFETの基礎物性と等価回路
- ・自己発熱現象のモデル化
- 基礎的なMOSFETモデルを使った簡易的な 高耐圧MOSFETモデリング(HVMOS, LDMOS, IGBT, SiC-JFET)
- それぞれのモデル問題点についての幾つかは、
 A-モデルとして研究中である