第489回 群馬大学アナログ集積回路研究会 2022年7月4日(月) 12:40-14:10

CMOSアナログ設計実務からの ノウハウと備忘録

元澤篤史 (email: atsushi.motozawa.kx@renesas.com)

Renesas Electronics Corporation

自己紹介



元澤 篤史

Biography: Atsushi Motozawa received B.S. and M.S. degrees in electrical engineering from Gunma University, Gunma, Japan, in 2006 and 2008, respectively. He joined Renesas Technology Corp., Takasaki, Japan, in 2008, where he was engaged in development of an RX analog front end for NFC LSIs. From 2010 to 2014, he was with Renesas Electronics Corp., Kawasaki, Japan, where he was engaged in designing sensors and a low power BGR for industrial ICs, and PLLs for automotive ICs. From 2014, he was with Renesas System Design, Co., Ltd. Since 2017, he has been with Renesas Electronics Corp., Kodaira, Japan. He is engaged in designing PLLs for SoCs.

アナログ技術は縁の下の力持ち!!



IP: Intellectual Property LSI製品を構成する要素回路 A. Motozawa

回路設計業務



回路設計業務の中のAMPと負帰還

■ <mark>回路設計においてAMPと負帰還は避けて通れない</mark>

Biographyより

- 学生時代 ✓ΔΣ ADC
- 企業での設計業務
 - ✓ RX analog front end for NFC
 - ✓ Rail-to-rail monitor circuit
 - ✓ BGR
 - ✓ PLL
 - ✓ΔΣ DAC
 - ✓OSC



- 差動対
- ソース接地増幅回路
- カレントミラー
- ・ 位相補償---ミラー効果

キャラクタライズ—— $\mu C_{ox}[A/V^2]$





$$V_{gs@I} = \sqrt{\frac{2I}{\mu C_{ox} \frac{W}{L}}} + V_{th}$$

$$V_{gs@4I} = \sqrt{\frac{2 \cdot (4I)}{\mu C_{ox} \frac{W}{L}}} + V_{th}$$

$$\mu C_{ox} = \frac{2I}{\frac{W}{L} \left(V_{gs@4I} - V_{gs@I} \right)^2}$$

マクローリン級数を使った近似

■ xを微小としxⁿ(n≧2)の項を無視した近似式を 把握しておくと便利 $\frac{1}{1+x} \approx 1-x$, $\frac{1}{\sqrt{1+x}} \approx 1-\frac{x}{2}$ $\checkmark \quad (1+x)^{\alpha} \approx 1 + \alpha x$ $\checkmark \quad (1-x)^{\alpha} \approx 1 - \alpha x \quad \longrightarrow \quad \frac{1}{1-x} \approx 1 + x \quad , \quad \frac{1}{\sqrt{1-x}} \approx 1 + \frac{x}{2}$ $\checkmark \sin(x) \approx x$ $\checkmark \frac{\sin(x)}{2} \approx 1$ $\checkmark \cos(x) \approx 1$ \checkmark $\ln(1+x) \approx x$ $\checkmark \log_{10}(1+x) \approx 0.43 \ln(1+x) = 0.43x$

MOSの諸特性

➤_Ids特性					
lds	$V_{th} \setminus V_{ds}$	$V_{ds} < V_{gs} - V_{th}$	$V_{ds} >$	$> V_{gs} - V_{th}$	
↓,		非飽和	飽和	$\lambda \propto 1/L$	
	$V_{gs} > V_{th}$	$\mu C_{ox} \frac{W}{L} \Big[\big(V_{gs} - V_{th} \big) - \frac{1}{2} V_{ds} \Big]$	$\int_{S} V_{ds} = \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{gs})$	$(V_{th})^2 (1 + \lambda V_{ds})$	
Vgs		弱反転 <i>V_T</i> : 熱電	$E(k_B T/q)$ η : DIBL係数 (ℓ N: sub thresh	~0.5以下程度) old swing係数 (1 – 2.5)	
	$V_{gs} < V_{th}$	$\mu C_{ox} \frac{W}{L} \exp\left(\frac{V_{gs} - V_{th} + \eta V_{ds}}{NV_T}\right) \cdot \left(1 - \exp\left(\frac{-V_{ds}}{V_T}\right)\right)$			
≻ 飽和時のam		≻ 飽和時のVgs →	飽和時の入力換算.	ノイズ	
$g_m = \frac{\partial I_{ds}}{\partial V_{gs}} = \mu C_{ox} \frac{W}{L} (V_{gs} - V_{th})$		$V_{gs} = \sqrt{\frac{I_{ds}}{\frac{\mu C_{ox}}{2} \frac{W}{L}}} + V_{th}$	✓ 熱ノイズ $\overline{V_n^2} = 4k_B T \gamma \frac{1}{a_m}$	$\gamma \sim 2/3$ [V ² /Hz]	
$=\frac{2I_{ds}}{V_{gs}-V_{th}}$		▶ オーバドライブ電圧	911	[, ,]	
		$V_{ov} = \sqrt{\frac{I_{ds}}{\frac{\mu C_{ox}}{2} \frac{W}{I}}}$	✓ フリッカノイズ (1/fノイズ) K~10 ⁻²⁴ – 10 ⁻²³		
$= \sqrt{2\mu C_{ox} \frac{W}{L} I_{ds}}$		➤ 出力抵抗 ro	$\overline{V_n^2} = \frac{K}{\mu C_{ox} WL} \cdot \frac{1}{f}$	$[V^2/Hz]$	
A Motozawa		$r_o = \frac{1}{\lambda I_{ds}}$		Page9	

定数変更と電気的特性の変化



定数変更と電気的特性の変化



定数変更と電気的特性の変化



W/Lを固定として、 M1に基の2倍の電流を流すと

- ・Vovは基の√2倍
- gmも基の√2倍

カレントミラーのレイアウト

■ 電流の向きをそろえる
 ■ ソースのインピーダンスを合わせる
 ■ M2のゲートの接続法に注意
 ■ シールド電位に注意



相対精度が必要なMOSのレイアウト





カレントミラーのレイアウト; M2ゲートの接続法



信号シールド

- 特性を決める重要な信号は 低インピーダンス電位(VSSやVDD)の配線でシールドをする。
- 左右シールド、上下シールド、同軸状シールド。
- 回路内のノードを下記のように分類して整理する
 ✓ アナログ信号---重要な信号。被保護信号
 ✓ クロック信号---ダイナミックに動く信号
 ✓ ロジック信号---設定制御のための信号。

○:カップリング許容
 △:許容可、ただ要注意
 ×:避けるべき

	アナログ	クロック	ロジック
アナログ	×	×	\triangle
クロック	×	×	\bigtriangleup
ロジック	Δ	Δ	0

--<u>左右シールド</u> ※他信号とのクロスの際はシールドが必要





カレントミラーのレイアウト;シールド電位

> NMOSのG-S間電圧
 の安定が理想的
 ⇒GNDシールド

777







- 電流生成回路と電流供給先の距離が離れている場合、 供給電流と寄生抵抗による電圧に注意
- TOP階層でのback-annotation(BA)検証やレイアウト図からの 寄生抵抗見積もりが重要
- 例:I=50uA, 配線距離=200um, 配線幅=0.2um, シート抵抗=1Ω/ロとすると40mVの電圧



■ Vthのばらつきはゲート面積WLの平方根に反比例する ⇒ばらつきを1/2にする場合、4倍の面積増加が必要



ばらつきを意識したVgs設計





$$V_{ost}^2 = \left(V_{gs1} - V_{gs2}\right)^2$$

ばらつき⇒
$$V_{ost} = \sqrt{\Delta V_{th}^2 + \left(\frac{\Delta \beta}{2\beta} V_{ov}\right)^2}$$

✓ Vovを小さく設計すると∆βの影響低減
 ⇒Vostが低減



$$I = \frac{\beta}{2} V_{ov}^2$$

$$I + \Delta I = \frac{\beta + \Delta \beta}{2} (V_{ov} + \Delta V_{th})^2$$

ばらつき
$$\frac{\Delta I}{I} = \sqrt{\left(\frac{2\Delta V_{th}}{V_{ov}}\right)^2 + \left(\frac{\Delta\beta}{\beta}\right)^2}$$

✓ Vovを大きく設計すると∆Vthの影響低減⇒Vostが低減

ばらつきを意識したVgs設計

 $\beta = \mu C_{ox} \frac{W}{L}$

Page21

> 差動対
I1=I2なので

$$\frac{\beta + \Delta\beta}{2} \left(V_{gs1} - (V_{th} - \Delta V_{th}) \right)^2 = \frac{\beta}{2} \left(V_{gs2} - V_{th} \right)^2$$

$$\sqrt{\frac{\beta + \Delta\beta}{\beta}} = \frac{V_{gs2} - V_{th}}{V_{gs1} - (V_{th} - \Delta V_{th})}$$

$$\frac{\neg \Box \overline{C}}{\beta} = \sqrt{1 + \frac{\Delta\beta}{\beta}} \approx 1 + \frac{\Delta\beta}{2\beta}$$

$$\sharp \neg \tau,$$

$$V_{gs2} - V_{gs1} = \Delta V_{th} \left(1 + \frac{\Delta\beta}{2\beta} \right) + \frac{\Delta\beta}{2\beta} \left(V_{gs1} - V_{th} \right)$$

$$\Box \overline{C} \overline{C}, \quad V_{gs2} = \overline{V_{gs}} + V_{ost}, \quad V_{gs1} = \overline{V_{gs}} \quad \forall \vec{\sigma} \vec{\sigma},$$

$$\sharp \vec{\tau}, \quad 1 + \Delta\beta/\beta \approx 1$$

$$I \ \exists \vec{\sigma} \neg \vec{\sigma} \Rightarrow \quad V_{ost} = \sqrt{\Delta V_{th}^2 + \left(\frac{\Delta\beta}{2\beta} V_{ov} \right)^2}$$

▶ カレントミラー

$$\begin{split} I &= \frac{\beta}{2} \left(V_{gs} - V_{th} \right)^2 \\ I + \Delta I &= \frac{\beta + \Delta \beta}{2} \left(V_{gs} - (V_{th} - \Delta V_{th}) \right)^2 \\ &\approx \frac{\beta + \Delta \beta}{2} \left(\left(V_{gs} - V_{th} \right)^2 + 2 \left(V_{gs} - V_{th} \right) \Delta V_{th} \right) \\ &= \frac{\beta}{2} V_{ov}^2 + \frac{\Delta \beta}{2} V_{ov}^2 + (\beta + \Delta \beta) V_{ov} \Delta V_{th} \\ & \ddagger \sigma \tau, \quad \Delta I = \frac{\Delta \beta}{2} V_{ov}^2 + (\beta + \Delta \beta) V_{ov} \Delta V_{th} \\ & \frac{\Delta I}{I} = 2 \left(1 + \frac{\Delta \beta}{\beta} \right) \frac{\Delta V_{th}}{V_{ov}} + \frac{\Delta \beta}{\beta} \approx \frac{2\Delta V_{th}}{V_{ov}} + \frac{\Delta \beta}{\beta} \\ & (\ddagger \delta \sigma \ddagger \Delta I = \sqrt{\left(\frac{2\Delta V_{th}}{V_{ov}} \right)^2 + \left(\frac{\Delta \beta}{\beta} \right)^2} \end{split}$$

A. Motozawa







入力の電圧信号は差動対の トランスコンダクタによって電流に変換される。 その電流が出力抵抗に流れ、 電圧に変換される。 その時、電圧ゲインはgm1.ro1。(初段ゲイン) 同様に、次段のゲインはgm2.ro2。

従ってトータルのDCゲインは gm1・ro1・gm2・ro2





ミラー効果(Miller effect)







実負荷検証時のエ夫

■ 実負荷検証時の内部ノードの観測は手間 →あらかじめ重要ノードを信号観測用に端子出ししておくと便利









Layout Dependent Effect

- Well近接効果(WPE: Well Proximity Effect)
- WELL端からの距離の違いが不純物濃度の違いを生じることでMOS の特性に変化が出る。
- フォトレジストによるイオンの乱反射が原因



Layout Dependent Effect

- STIストレス (STI: Shallow Trench Isolation)
- 素子分離酸化膜STI成長時の応力によりMOSの特性に変化が出る。





コンタクト、ビアについて

■ オープン故障の確率を低減するため、 できるだけ2個以上配置する



A. Motozawa

M2

LPEネット生成時のオプション

 Layout Parasitic Extraction (LPE)で抜けがちな項目 (若しくはデフォルトでは含まれない項目)

✓ POLY抵抗素子に関して、POLY-配線間の寄生容量 ⇒大きな値の抵抗を使用している場合影響大

✓ MOM容量素子に関して、Substrateとの寄生容量
 ⇒抽出オプションによりPcell Boundary定義の変化する



ばらつきの計算 --IDENTICAL but NOT SAME

■ 二つの抵抗は等しい抵抗値であるが、同一のものではない
 ■ IDENTICAL but NOT SAME



抵抗のノイズ

➢ <mark>抵抗</mark>

$$\overline{V_n^2} = 4 \, k_B T R \quad [V^2 / Hz]$$



R=5k[Ω], T=300[K] → 8.28 × 10⁻¹⁷ [V^2/Hz] → 9.1[nV/\sqrt{Hz}]

1MHzの帯域のノイズ 電圧は9.1uVrms

抵抗+容量ノイズ



$$=\frac{2\kappa_B I}{\pi C} \left[\theta\right]_0^{\frac{\pi}{2}}$$

$$=\frac{2k_BT}{\pi C}\left(\frac{\pi}{2}-0\right)=\frac{k_BT}{C}$$
 [V²]

スタンバイ電流

■ サブスレッショルドリークがスタンバイ電流の大きな寄与者

サブスレッショルドリーク
$$I_d = \frac{\mu C_{ox}}{2} \frac{W}{L} \exp\left(\frac{V_{gs} - V_{th} - \gamma V_{sb} + \eta V_{ds}}{NV_T}\right) \cdot \left(1 - \exp\left(\frac{-V_{ds}}{V_T}\right)\right)$$

$$x_{g} > N + \eta V_{T} + \eta V_{T$$

Doublet

- Doubletを有する系の挙動を解析する
- $1/\tau_z \succeq 1/\tau_p \Rightarrow \text{Doublet}$



Doublet

Doubletをつくる極とゼロ点の位置関係によって特性が異なる。

$$X \rightarrow Hop(s) \rightarrow Y \qquad H_{op} = \frac{A}{s\tau_0} \cdot \frac{s\tau_z + 1}{s\tau_p + 1} \qquad Pole: \ \omega_p = 1/\tau_p$$

$$H_{cl} \equiv \frac{Y}{X} = \frac{A(s\tau_z + 1)}{s^2\tau_0\tau_p + (\tau_0 + A\tau_z)s + A}$$

 $\succ \omega_z < \omega_p$





Log(f)

 $1/_{\pi}$

Doublet---f特と時間応答---

ゼロ点による位相補償回路ではセトリング時間に注意 ⇒閉ループのf-3dB 周波数が高くても4b 精度以降のセトリング時間大



≻ <u>周波数特性</u>

> <u>ステップ応答</u>



Doublet---極・ゼロと整定時間----

■ ゼロ点と極が同値となるとセトリング時間はdoubletなしの場合と同じ特性



Doublet---ステップ応答---



A. Motozawa

Page41

開ループと閉ループ



開ループ、閉ループの伝達関数をそれぞれ次のようにおく。

$$H_{op} = |H_{op}|e^{j\varphi}$$

$$H_{clsd} = |H_{clsd}|e^{j\alpha}$$

$$(|H_{op}|,\varphi), (|H_{clsd}|,\alpha)$$
は下記のように書ける。

$$|H_{clsd}| = \frac{1}{\sqrt{1 + \frac{1}{|H_{op}|}\cos\varphi + \frac{1}{|H_{op}|^{2}}}} \qquad \alpha = -\tan^{-1}\left(-\frac{\sin\varphi}{|H_{op}| + \cos\varphi}\right)$$
A. Motozawa

Page42



開ループ、閉ループのゲイン/位相特性が読み取れる

■ ナイキスト線図の(-1, j0)はニコルズ線図では(0dB, -180deg)に投影される



A. Motozawa

ニコルズ線図

原点が軌跡の左側に位置する場合は安定



Page44

A. Motozawa

ボーデ線図とニコルズ線図



PLL transfer function and Bode Plot



PLL open loop line on Nichols Chart



- The X-axis: Open loop Phase The Y-axis: Open loop Gain Dashed circles: Closed loop Gain
- If the open loop line passes by the right side of the red cross(-180deg, 0dB), the system is stable.
 - System is stable as long as the open loop gain is large enough

まとめ

- アナログ回路設計において AMPと負帰還の技術は避けては通れない
- Two-stage AMPの設計
 ✓要素回路の電気的特性
 ✓レイアウトの工夫
- 閉ループの挙動の理解
 ✓バッファ回路の大信号特性
 ✓Doubletの解析
- 安定性解析
 - ✓ニコルズ線図
- PLLのシステム設計、ループ解析
 - ⇒ 2022年07月12日(火) 第490回群馬大学アナログ集積回路研究会 「PLL設計基礎」



https://kobaweb.ei.st.gunma-u.ac.jp/analog-web/a_data/data-2022-07-12.html



[1]谷口研二 著「LSI設計者のためのCMOSアナログ回路入 門」 CQ出版, 2005年

[2]黒田忠広 監訳, Behzad Razavi 著 「アナログCMOS集積 回路の設計, 応用編」 丸善, 2003年

[3]野波健蔵,西村秀和 著「MATLABによる制御理論の基礎」 東京電機大学出版局,1998年