ノイズ結合型フィードフォワード△∑AD 変調器の提案

Feedforward $\Delta \Sigma AD$ Modulators with Noise-Coupled Architecture

小長谷 肇[†] 傘 昊[†] 小林 春夫[†] 安藤 和正[‡] 吉田 博史[‡] 村山 知支人[‡] 西田 幸弘[‡] †群馬大学大学院 工学研究科 電気電子工学専攻 [‡]東芝 LSI システムサポート (株)

Hajime KONAGAYA[†] Hao SAN[†] Haruo KOBAYASHI[†]

Kazumasa Ando ‡ Hiroshi YOSHIDA ‡ Chieto MURAYAMA ‡ Yukihiro NISHIDA ‡

 $\dagger \mathrm{Dept.}$ of Electronic Engineering, Graduate School of Engineering, Gunma University

‡Toshiba LSI System Support Co., LTD

Email: san@el.gunma-u.ac.jp

概要

この論文では、ノイズ結合型フィードフォワード ΔΣAD 変調器の新しい構成法を提案する。フィード フォワード ΔΣAD 変調器では、変調器内部信号の振 幅が小さいため、オペアンプの非線形性によって生 じる歪みの影響を軽減できる。ノイズ結合型 ΔΣAD 変調器では、量子化ノイズを比較器に再注入するこ とで、効率的に変調器の次数を上げることができ、よ り高精度のAD変換を実現できる。しかしながら、従 来のノイズ結合型 ΔΣAD 変調器内部では、比較器回 路の入力ノードで内部電圧の加算を行なうため、ス イッチド・キャパシタとオペアンプ回路を追加する 必要があり、チップ面積と消費電力の増加を招いて しまう。そこで、本論文では電圧加算用オペアンプ の追加を必要としない、ノイズ結合型フィードフォ ワード ΔΣAD 変調器の構成法とその回路実現手法 を提案する。より小面積・低消費電力で、効率的に ΔΣAD 変調器の性能向上を可能にした。MATLAB と SPICE によるシミュレーションで提案手法の有効 性を確認した。

キーワード: ΔΣAD 変調器、フィードフォワード、 ノイズ結合、マルチビット、スイッチド・キャパシタ

1 はじめに

アナログの世界とデジタルドメインのインタフェー スとして、AD コンバータ (ADC) はミックスド・シ グナル回路で幅広く用いられている。半導体製造技 術の進歩に伴い、CMOS プロセスの微細化が進めら れ、デジタル集積回路に高速化と低消費電力化の恩 恵をもたらした。しかし、ナノ CMOS プロセスに おいて素子特性 (スレショルド電圧 V_{th})のバラツキ、 ドレイン抵抗 rds の低下と電源電圧の低下の影響で、 ADC の精度は大きく劣化してしまう。

 $\Delta\Sigma$ ADCは前段の $\Delta\Sigma$ AD変調器と後段のデジタル フィルタのよって構成される。 $\Delta\Sigma$ AD変調器はオー バー・サンプリング技術とノイズシェイプ手法によっ て、高精度の AD 変換を実現でき、アナログ部分は 最小、デジタルリッチな構成なので、プロセスの特 性変化の影響による AD 変換の性能劣化を軽減でき る。ナノ CMOS プロセスにおいて、デバイスの遮断 周波数 f_T が高くなり、より高速なサンプリングが可 能で、高周波特性・高速特性は改善されるので、オー バー・サンプリング方式は有利となる。また、微細 化に伴い、変調器後段のデジタルフィルタはチップ 面積を小さくでき、低消費電力化と高速動作可能な ので、 $\Delta\Sigma$ ADCは微細 CMOS プロセスを用いた AD 変換回路の実現に適している。

 $\Delta\Sigma$ AD 変調器の性能は入力信号のダイナミックレ ンジとその構成ブロック回路の非理想的特性によっ て制限される。ナノ CMOS プロセスにおいて、ア ナログ回路の性能は大きく劣化し、回路の非理想的 特性が顕在化され、高調波歪みを生じてさせてしま う。また、低電源電圧により信号振幅は制限され、同 じノイズフロアに対し、信号のダイナミックレンジ 減少による AD 変調器の性能 (SQNDR: Signal-to-Quantization-Noise and Distotion Ratio) が低下す る。すなわち、低電源電圧下における AD 変換器の 高精度化の実現は、回路レベルでは、ナノ CMOS プ ロセスによって制限されてしまう。この問題を解決 するため、回路テクニックだけではなく、システム レベルでの性能改善を行い、ナノ CMOS プロセスに 適した $\Delta\Sigma$ AD 変調器の新しい構成を提案する。

2 フィードフォワード $\Delta \Sigma AD$ 変調器

図1に2次フィードフォワード ΔΣAD 変調器を示す。 2次フィードフォワード ΔΣAD 変調器は2つの積分 器回路、ADC 回路、DAC 回路によって構成される。 フィードフォワード構成では、DAC を一つしか用い ないため、フィードバック型 ΔΣAD 変調器に比べ、 回路の規模を小さく出来、低消費電力にもなる。そ の入出力の伝達関数、信号伝達関数 (STF)、ノイズ 伝達関数 (NTF) は以下のように表せる。

$$Y(z) = X(z) + (1 - z^{-1})^2 E(z)$$
 (1)

$$STF(z) = 1 \tag{2}$$

$$NTF(z) = (1 - z^{-1})^2.$$
 (3)

ここで X(z) は入力信号、Y(z) は出力信号、E(z) は 変調器内部の ADC による量子化ノイズである。式 (1) - (3) より、変調器の出力は ADC の量子化ノイ ズ E(z) に対し、2 次のノイズシェイプする特性とな り、低周波領域の量子化ノイズが高周波領域へ変調 され、所望信号帯域内では、より高い SQNDR が得 られる。

変調器の第一と第二積分器出力 y₁、y₂ は以下のようになる。

$$y_1 = -z^{-1}(1-z^{-1})E(z)$$
 (4)

$$y_2 = -z^{-2}E(z).$$
 (5)

式(4)と(5)より、各積分器出力 y1と y2 は入力信号 X(z)と無相関であり、量子化ノイズE(z) 成分のみの 関数となる。変調器内部にマルチビット ADC を用い る場合、量子化ノイズのステップが小さいので、各 積分器のオペアンプ回路の入出力電圧振幅も小さく なり、低電源電圧下で動作できる。

また、ΔΣAD 変調器で用いられるオペアンプは非 線形性をもつため、変調器の出力では、入力信号の 歪み成分が現れ、変調器の性能を劣化させてしまう。 その歪み成分は入力信号の振幅に依存するが、フィー ドフォワード変調器において、内部信号の振幅は小さ いので、歪み成分による性能劣化は軽減され、変調器 全体の SQNDR を改善できる [1]。また、上記各式に より、フィードフォワード構成では、*y*1, *y*2, STF(z) は共に NTF(z) とは独立なので、各パラメータを自 由に設計することができる。

3 ノイズ結合型フィードフォワード△∑AD 変調器

図 2 にノイズ結合型フィードフォワード ΔΣAD 変調 器を示す [2]。この構成はフィードフォワード構成の



図 1: フィードフォワード ΔΣAD 変調器.



図 2: ノイズ結合型 ΔΣAD 変調器.



図 3: 2 次積分器に 1 次ノイズ結合の ΔΣAD 変調器.

ΔΣAD 変調器に量子化ノイズのエラーフィードバッ クを加えたものである。点線で示されるエラーフィー ドバックでは、DAC の出力から内部 ADC の入力の 値を減算し、量子化ノイズ E(z) を取り出す。その後、 E(z) を z⁻¹ で遅延させ、再び ADC の入力にフィー ドバックさせる [3]。エラーフィードバックを持たな い場合の変調器のノイズ伝達関数を NTF(z) とする と、図 2 で示す変調器の入出力は以下で表せる。

$$Y(z) = X(z) + NTF'(z)E(z)$$
(6)

$$NTF'(z) = NTF(z)(1-z^{-1})$$
 (7)

式 (7) より量子化ノイズをエラーフィードバックさ せることで、変調器のノイズ伝達関数 NTF'(z) は本 来の NTF(z) に対し、さらに 1 次のノイズシェイプ をかけたこととなり、等価的に変調器の次数が 1 次 増加することとなる。ノイズ結合型 ΔΣAD 変調器に おける量子化ノイズを再び ADC に注入する手法は、 カスケード (MASH) 型 ΔΣ 変調器に似ている。変調 器内部でマルチビット ADC を用いる場合、エラー フィードバックされた信号の振幅は小さく、量子化 器に入力されたディザ信号とみなすことができるの で、変調器全体の安定性を劣化させることなく、高 次のノイズシェイプを実現できる [4]。

図1の2次フィードフォワード ΔΣAD 変調器に エラーフィードバックを追加した構成は図3で示す。 その入出力の伝達関数は以下となる。

$$Y(z) = X(z) + (1 - z^{-1})^2 (1 - z^{-1}) E(z)$$

= $X(z) + (1 - z^{-1})^3 E(z)$ (8)

式(1)に比べ、式(8)ではノイズ伝達関数の次数が増加し、この変調器は量子化ノイズに対し、3次のノイズシェイプをかける特性となる。

前述により、ノイズ結合型 ΔΣAD 変調器では、変 調器前段のループ・フィルタ回路を変更せず、エラー フィードバック経路だけを追加し、量子化ノイズを 比較器 (ADC)の入力に再注入することによって、よ り簡単な構成で、変調器の次数を上げることができ る。信号帯域内の量子化ノイズのパワーを効率的に 抑えられるため、より高い SQNDR を実現できる。

図 3 の ADC の入力端に注目すると、このノード では、変調器の入力電圧、2 つの積分器の出力電圧 とフィードバックされた量子化ノイズの加算を行う。 変調器内部の ADCが1ビットの場合、信号加算結果 の極性(正または負)だけが分かれば、比較器回路で AD 変換ができるので、受動素子の C だけで電圧の 加算を実現できる。一方、変調器内部の ADC がマル チビットの場合、実際の回路でその演算を行なうた めには、量子化器の前に、スイッチド・キャパシタと 加算オペアンプ回路を追加する必要があり、余分な チップ面積と消費電力を増加させてしまう。そこで、 本論文では ADC の入力端に電圧加算用オペアンプ を必要としない、より小面積・低消費電力でノイズ 結合型とフィードフォワードを実現できる ΔΣAD 変 調器の構成を提案する。

4 ノイズ結合型 ΔΣAD 変調器の新提案

4.1 オペアンプ共有型 ΔΣAD 変調器

図4には我々が提案したオペアンプ共有型フィード フォワード ΔΣAD 変調器を示す [5]。その構成は図1 で示す ΔΣAD 変調器と等価であり、入出力の伝達関 数も同一であるが、電圧加算のノードは量子化器の 前ではなく、第二積分器の入力ノードに変更されて いる。図1のΔΣAD 変調器では、量子化器の前で電 圧の加算を行うため、オペアンプ回路が必須となる



図 4: オペアンプ共有型 ΔΣAD 変調器.



図 5: 提案するノイズ結合型 ΔΣAD 変調器. 第二積 分器回路のオペアンプを共有し、2 次積分器に 1 次 のノイズ結合を実現する.



図 6: 提案するノイズ結合型 ΔΣAD 変調器の変形.

が、図4の提案構成では、第二積分器のオペアンプ を共有し、フィードフォワードされた信号と第一積 分器の出力電圧の加算、及び第二積分器の積分演算 は共有された一つのオペアンプで行い、量子化器の 前には、オペアンプを追加する必要はなくなる。結 果、その分のチップ面積と消費電力の削減を実現で きる。また、従来構成の回路実現に対し、回路変更 は少なく、簡単スイッチド・キャパシタ回路の追加 と動作タイミングを調整するだけで、オペアンプ共 有型 ΔΣAD 変調器の回路構成を実現できる [6, 7]。

4.2 提案するノイズ結合型 ΔΣAD 変調器の構成

前述の通り、図3に示す ΔΣAD 変調器では、量子化 器の前で、フィードフォワードされた信号とエラー フィードバックされた量子化ノイズの加算を行う。ま た、内部 ADC がマルチビットの場合、この加算を行 うために、オペアンプ回路の追加が必須であり、回 路の規模と消費電力が増加してしまう。そこで、4.1 節で述べたように、オペアンプを共有できる変調器 の構成を提案した。図5には、新たに提案したノイ ズ結合型フィードフォワード ΔΣAD 変調器の構成を 示す。その構成は図3で示す ΔΣAD 変調器と等価で あり、入出力の伝達関数も式(8)と同一である。前 節と同様な手法で、第二積分器のオペアンプを共有 し、各信号の電圧の加算及び第二積分器の積分演算 は一つのオペアンプで行う。提案構成の特徴は以下 である。

マルチビット構成

1 ビット ΔΣAD 変調器では、更なる高精 度 (SQNDR) を追求するため、より高いフ ィルタ次数の変調器(およびそれに伴う後 段のデジタル・フィルタ)、またはより高い OSR(Oversampling Ratio)が要求される。高 次1ビット変調器の場合、変調器の安定性を 考慮する必要があり、回路規模も大きくなり、 チップ面積と消費電力が増加してしまう。OSR を高くするには、サンプリング周波数を高くし なければならないので、この手法も消費電力は 増加してしまう。一方、マルチビット $\Delta \Sigma AD$ 変調器では、量子化ノイズのステップの小さ くなり、変調器の線形性と安定性は改善され る。オペアンプ入力のスルーレイトへの要求 も緩和され、低い OSR で高い SQNDR を実現 でき、消費電力も削減できる[8]。マルチビット ΔΣAD 変調器では、内部のマルチビット DAC の非線形性ため、変調器全体の SQNDR は劣 化するが、DWA アルゴリズムなどデジタル信 号処理手法を用いることで、その影響を軽減す ることができる。

ノイズ結合によるエラーフィードバック

図5に示す提案 ΔΣAD 変調器回路では、その 出力信号は DAC を通して、第一積分器の入力 ヘフィードバックするだけでなく、変調器内部 ADC の量子化ノイズもフィードバックし、再 び変調器の信号経路(比較器回路の入力ノード) に注入する。オペアンプを用いた積分器を追加 する事無く、変調器の次数を増加することがで きる。エラーフィードバックの構成は簡単であ り、ΔΣDAC 回路では、デジタル回路で容易 に実現でき、幅広く用いられるが、アナログ 手法で実現する場合、構成素子のパラメータ 変動に対し、きわめて敏感のため、ΔΣAD 変 調器回路への適用は避けられている。しかし、



図 7: 提案型 ΔΣADC の実現回路.

提案回路では、一段目は従来式のフィードバッ ク構成であり、ノイズ結合を実現するエラー フィードバック構成は、変調器の後段にある。 システム全体のフィードバック・ループから見 ると、素子のパラメータ変動に影響されやすい エラーフィードバック構成は、フィードバック 経路ではなく、信号の経路にあるため、素子の パラメータ変動による影響は閉ループでノイ ズシェイプされ、アナログ特性の変動による変 調器の性能劣化が軽減される。

オペアンプ共有

提案する構成では、電圧加算ノードは量子化器 の入力ノード(図3)ではなく、第二積分器の入 カノード(図5)である。第二積分器回路のオ ペアンプを共有し、信号の加算と積分演算同時 に行い、1つのオペアンプ回路で実現でき、量 子化器の前に加算アンプを追加する必要はな くなる。論文[9]では、量子化器の前の加算ア ンプの消費電力は、変調器全体消費電力の8% を占める。オペアンプを共有することにより、 その分の消費電力低減を実現できる。

また、図5においては、DACの出力と内部 ADCの 入力から量子化ノイズ *E*(*z*)を算出する過程も共有さ れたオペアンプを利用することができる。提案する 変調器を変形した構成を図6に示す。すべての信号 の加算ノードを第二段積分器の入力端に変更し、そ のオペアンプを共有することで、量子化器の前にオ ペアンプを追加することなく、等価的に2次の積分 回路と1次のノイズ結合型を実現する。上記の手法 で、変調器回路は量子化ノイズに対し、効率的に3

表 1: SPICE シミュレーシュン条件

電源電圧	$V_{dd} = 1.8 V$
リファレンス電圧	$V_{refp} = 1.5 V$
	$V_{cm} = 0.9 V$
	$V_{refm} = 0.3 V$
入力信号	$V_{pp} = 0.6 V$
正弦波 (差動)	$V_{cm} = 0.9 V$

次のノイズシェイプをかける特性にし、低消費電力 で高い SQNDR の実現を図る。

4.3 提案ノイズ結合型 △∑AD 変調器の実現回路

図7には提案するノイズ結合型 ΔΣAD 変調器 (図6) のスイッチド・キャパシタによる回路構成を示す。二 つのオペアンプを用いて、2次の積分回路を実現す る。2段目のオペアンプの入力ノードで、入力信号 と一段目の積分器の出力の加算だけでなく、エラー フィードバックされた量子化ノイズの加算も行い、3 次の ΔΣAD 変調器回路を構成する。スイッチドキャ パシタ回路は完全差動構成なので、入出力の信号を クロスし、完全差動の逆極性の信号から負の係数は 簡単に得ることができる。全ての電圧の加算は第二 積分器回路で行うので、内部 ADC の入力の前に、加 算アンプの追加は不要となる。図6に示す ΔΣAD 変 調器の係数は図7中のコンデンサの容量比によって 実現できる。提案変調器において、すべての係数が1 なので、コンデンサの容量比の実現は容易となり、コ ンデンサのサイズのマッチングの特性も改善できる。

5 シミュレーション結果

提案するノイズ結合型フィードフォワード ΔΣAD 変 調器の動作を確認するため、MATLAB と SPICE に よるシミュレーションで検証を行った。MATLAB シ ミュレーションでは、図4 と図6 (図5の等価構成) に 示すビヘイビアモデルの比較を行い、SPICE シミュ レーションでは、図7 に示すビヘイビアモデルを使 用する。SPICE シミュレーションの条件は表1 に示 す。理想なオペアンプとスイッチ素子を用い、コン デンサの容量値を図7で示す。

図8にはΔΣAD変調器の出力パワー・スペクトラ ムのシミュレーション結果の比較を示す。低周波数領 域において、図4の従来式ΔΣAD変調器に対して、 提案構成では、ノイズのフロアが低くなり、従来構



図 8: 出力パワー・スペクトラムの比較.



図 9: SQNDR-OSR のシミュレーション結果の比較.

成より、ノイズのパワーが抑えられていることが分 かる。図9に上記パワー・スペクトラムから計算で得 られた SQNDR-OSR のシミュレーション結果の比較 を示す。図4の従来式 ΔΣAD 変調器では、SQNDR-OSR は約15dB/Oct で増加し、2次の ΔΣAD 変調器 の特性であるのに対して、提案構成では、SQNDR-OSR は約21dB/Oct で増加し、3次の ΔΣAD 変調 器の特性となっている。すなわち、提案変調器では、 効率的に信号帯域内のノイズのパワーを抑え、高次 なノイズシェイプを実現していることが分かる。ま た、提案構成(図6)の MATLAB によるシミュレー ション結果と図7の SPICE のビヘイビアモデルのシ ミュレーション結果が一致していることがわかる。

6 まとめ

ノイズ結合型フィードフォワード ΔΣAD 変調器の 新たな構成法と回路実現手法を提案した。2 段目積 分回路のオペアンプをフィードフォワードの加算回 路、ノイズ結合回路と共有する手法で、電圧加算用 オペアンプの追加は不要となり、より小面積・低消費 電力で、高次のノイズシェイプ機能を実現し、高い SQNDR を実現できる。MATLAB と SPICE シミュ レーション結果によって提案構成と変調器回路の有 効性を確認した。

謝辞

本研究は群馬大学アドバンスト・テクノロジー高度 研究センター (ATEC)の支援と、東京大学大規模集 積システム設計教育研究センターを通し、シルバコ・ ジャパン株式会社の協力で行われたものである。こ こに心から感謝の意を表します。

参考文献

- J. Silva, U. Moon, J. Steensgaard and G.C. Temes, "Wideband low-distortion delta-sigma ADC topology," Electronics Letters, Vol. 37, No. 12, pp.737–738, 7th June 2001
- [2] K.Lee, M.Bonu and G.C. Temes, "Noisecoupled ΔΣ ADCs," Electronics Letters, Vol. 42, No. 24, 23rd November 2006
- [3] R. Schreier and G.C. Temes, "Understanding Deta-Sigma Data Converters," IEEE Press, 2004.
- [4] K. Lee, J. Chae, M. Aniya, K. Hamashita, K. Takasuka, S. Takeuchi and G.C. Temes, "A Noise-Coupled Time-Interleaved ΔΣ ADC with 4.2MHz BW, -98dB THD, and 79dB SNDR," ISSCC Digest of Technical Papers, pp.494-495, Feb. 2008.
- [5] 小長谷 肇, 傘 吴, 徐 峰, 元澤 篤史, 小林 春夫, 安藤 和正, 吉田 博史, 村山 知支人, "2次ΔΣAD 変調器の新フィードフォワード構成の提案," 第 20回回路とシステム (軽井沢) ワークショップ, pp.93-98, 2007年4月.
- [6] H. San, H. Konagaya, F. Xu, A. Motozawa, H. Kobayashi, K. Ando, H. Yoshida and C.

Murayama, "Second-Order ΔΣAD Modulator with Novel Feedforward Architecture," Proc. 50th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2007), pp.148-151, Montreal, Canada, Aug. 2007.

- [7] H. San, H. Konagaya, F. Xu, A. Motozawa, H. Kobayashi, K. Ando, H. Yoshida, C. Murayama and K. Miyazawa, "Novel Architecture of Feedforward Second-Order Multibit ΔΣAD Modulator," IEICE TRANS on Fundamentals, VOL.E91-A, No.4, April 2008. (Accepted)
- [8] S. Norsworthy, R. Schreier and G. Temes, Delta-Sigma Data Converters, - Theory, Design and Simulation, IEEE Press, 1997.
- [9] P. Balmelli and Q. Huang, "A 25-MS/s 14-b 200-mW $\Sigma\Delta$ modulator in 0.18- μ m CMOS," IEEE J. Solid-State Circuits, vol.39, no.12, pp. 2161-2169, Dec. 2004.