冗長アルゴリズム逐次比較近似 ADC でのコンパレータ・オフセットのデジタル補正技術

小川 智 e^{\dagger} 松浦 達 e^{\dagger} 小林 春 e^{\dagger} 高井 伸 n^{\dagger} 堀田 正 e^{\dagger}

傘 昊^{†††}

† 群馬大学大学院 工学研究科 電気電子工学専攻 〒 376-8515 群馬県桐生市天神町 1-5-1 †† ルネサステクノロジ 〒 370-0021 群馬県高崎市西横手町 111

††† 東京都市大学 知識工学部 情報ネットワーク工学科 〒 158-8557 東京都世田谷区玉堤 1-28-1

E-mail: †m08e610@gs.eng.gunma-u.ac.jp, ††matsuura.tatsuji@renesas.com, †††k_haruo@el.gunma-u.ac.jp

あらまし この論文では、冗長アルゴリズムを用いることで逐次比較近似 (SAR) ADC の低消費電力化を実現できる 方式を提案する. そこではデジタル誤差補正を行うことでアナログ校正が不要になる.

(1) 冗長アルゴリズム SAR ADC で 2 つのダイナミック・コンパレータをもち, 逐次比較のステップの前半で低消費電力・高ノイズ,後半で高消費電力・低ノイズのコンパレータを用いる.前半でのステップでのノイズによるコンパレー タ誤判定,2つのコンパレータのオフセット・ミスマッチ間の影響は冗長アルゴリズムによるデジタル演算で補正できる.通常の SAR ADC の全てのステップで高消費電力・低ノイズのコンパレータを使用する場合に比べて低消費電力 化が図れる.

(2) 低消費電力化が図れる電荷共有2進SAR ADCでは、コンパレータのオフセットによりADC全体の線形性が劣化する. ここでは冗長アルゴリズムSAR ADCを用いることでこのオフセットの影響がデジタル補正できることを示す(オフセットのアナログ校正は必要ない).

(3) また (1), (2) を組み合わせて、ダイナミック・コンパレータ2個で電荷共有 SAR ADC を冗長アルゴリズムを用いて実現することで、さらに低消費電力化する.

キーワード 逐次比較近似 ADC, 比較器, 低消費電力, 冗長アルゴリズム, デジタル・アシスト・アナログ技術

Non-binary SAR ADC with Digital Compensation for Comparator Offset Effects

Tomohiko OGAWA[†], Tatsuji MATSUURA^{††}, Haruo KOBAYASHI[†], Nobukazu TAKAI[†], Masao

HOTTA^{†††}, and Hao SAN^{†††}

† Dept. of Electronic Engineering, Gunma University 1-5-1 Tenjin-cho, Kiryu 376-8515 Japan †† Renesas Technology Corp. 111 Nishiyokote-Machi Takasaki 370-0021 Japan

††† Dept. of Information Network Engineering, Tokyo City University, Tokyo 158-8557 Japan

E-mail: †m08e610@gs.eng.gunma-u.ac.jp, ††matsuura.tatsuji@renesas.com, †††k_haruo@el.gunma-u.ac.jp

Abstract This paper describes techniques for creating a low-power SAR ADC with an error-correcting non-binary successive approximation algorithm:

(1) We propose a non-binary SAR ADC with two dynamic comparators; a low-power high-noise comparator for the first conversion stages, and a second comparator with lower noise but higher power consumption for the last stages. Comparator decision errors – due to the high noise of the first conversion stages, and offset mismatch between the two comparators – are digitally corrected by the error-correcting non-binary successive approximation algorithm.

(2) For realizing low power consumption, a charge-sharing SAR ADC using a binary successive approximation algorithm would be attractive. However the comparator offset in the ADC degrades the ADC linearity, and this offset is usually calibrated by an analog method. Here we propose a charge-sharing SAR ADC with an error-correcting non-binary algorithm, and with digital correction of comparator offset, so that analog calibration is not required.

(3) We also propose a non-binary charge-sharing SAR ADC with two dynamic comparators, which is the combination of (1) and (2). This makes further low power implementation possible without analog calibration.

Key words SAR ADC, Comparator, Low Power, Redundancy, Digitally-Assisted Analog Technology -1-

1. はじめに

この論文では、冗長アルゴリズムを用いることで逐次比較近 似 (Successive Approximation Register: SAR) ADC の低消 費電力化を実現できる方式を提案する. そこではデジタル誤差 補正を行うことでアナログ校正が不要になる.

(1) 冗長アルゴリズム SAR ADC で2つのダイナミック・コン パレータをもち,逐次比較のステップの前半で低消費電力・高 ノイズ,後半で高消費電力・低ノイズのコンパレータを用いる. 前半でのステップでのノイズによるコンパレータ誤判定,2つ のコンパレータのオフセット・ミスマッチ間の影響は冗長アル ゴリズムによるデジタル演算で補正できる.通常のSAR ADC の全てのステップで高消費電力・低ノイズのコンパレータを使 用する場合に比べて低消費電力化が図れる.[3]でも2つのコン パレータを使用して低消費電力化を図っているが,2つのコン パレータのオフセットをアナログ校正している.

(2) 近年 IMEC より提案された低消費電力化が図れる電荷共 有2進SAR ADC ([3],[4]) では、コンパレータのオフセットに より ADC 全体の線形性が劣化する. ここでは冗長アルゴリズ ム SAR ADC を用いることでこのオフセットの影響がデジタ ル補正できることを示す(オフセットのアナログ校正は必要な い).[3],[4] ではコンパレータ・オフセットをアナログ校正し ている.

(3) また (1), (2) を組み合わせて、ダイナミック・コンパレー
 タ2個で電荷共有 SAR ADC を冗長アルゴリズムを用いて実
 現することで、さらに低消費電力化する.

ここではこれらの原理, アルゴリズム設計例とシミュレーション結果を示す. なお SAR ADC の特徴と構成は次のようになる. 逐次比較型 ADC の特徴: 逐次比較型構成は,高分解能(10-12bit),中速サンプリング(5MS/s 程度) AD 変換器を低 消費電力・低コストで実現できるので,車載,工業用制御,ペ ンデジタイザ等広く用いられている[1]-[6].

逐次比較型 ADC の構成: 逐次比較型 AD 変換器はトラック・ホールド回路,コンパレータ,DA 変換器,論理回路とタイ ミング発生回路から構成される(図1).内部回路がほとんどデ ジタル回路で実現できるので微細 CMOS での ADC 実現に適した構成である.

2. 2進および非2進SAR ADC アルゴリズム

通常の逐次比較型 ADC は "天秤の原理"で2進探索アルゴリ ズムに従って動作する.2進アルゴリズムはNビット分解能を N回の比較で実現する.そして,分銅の重み付けは2進荷重で ある.2進アルゴリズムは各ステップでの比較で誤判定が起き た場合に出力に誤差が出てしまう.

非2進冗長アルゴリズムではNビット分解能をM(N<M) 回の比較で実現する.比較回数を増やすことにより各出力コー ドに対応する比較パターンが複数となり,前半の判定で間違え た場合でも正解を出力できるようになる.そして,各ステップ で許容できる誤差の範囲は比較ステップ数Mと分銅重み付けみ より決まる.なお我々は先に(コンパレータ1個の場合に)非 2 進探索アルゴリズムによる時間冗長性 [1],[2] を一般化したア ルゴリズム [5], [6] を提案した.

3. コンパレータを2つ用いた低消費電力化技術

3.1 従来技術

通常の SAR ADC では全てのステップで高消費電力・低ノイ ズのコンパレータを使用する.IMEC からノイズ特性(および 電力)の異なるコンパレータを2つ用いた SAR ADC が提案 された[3].この方式は2進アルゴリズムの最後に1LSB 遷移 の冗長ステップを追加し,最初は高ノイズ・低消費電力のコン パレータを用い,最終2ステップで低ノイズ・高消費電力のコ ンパレータを用いる.高ノイズのコンパレータのノイズによる 誤差を低ノイズコンパレータを用いた最後の2ステップで補正 することにより,全体として高精度・低消費電力化を実現して いる.

ダイナミックコンパレータを用いているので比較動作すると きのみ電力を消費する.したがって,前半で低消費電力コンパ レータを用いるので低消費電力化できる.

この方式の問題点は,2つのコンパレータ間のオフセットの ミスマッチにより SAR ADC 全体の精度が劣化することであ る.この問題を解決するために[3]ではコンパレータのオフセッ トが 1/2LSB 以内になるようにアナログ的に調整している.

3.2 提案する 2 コンパレータ使用 非 2 進 SAR ADC

コンパレータ・オフセットのワースト値を見積もる.前半で 使用するコンパレータの入力換算オフセットを*V*os1,後半で使 用するコンパレータの入力換算オフセットを*V*os2とする.提案 冗長アルゴリズムでは最終ステップを基準に誤差を考えるので, 前半での比較で*V*os1 – *V*os2 の誤差があることになる.*V*os2 が 冗長(非2進)アルゴリズムSAR ADC 全体のオフセットにな る.コンパレータ2つ用いた技術は前半のコンパレータでノイ ズの大きいものを使用するため,冗長アルゴリズムはオフセッ ト誤差とノイズの影響を補正できるように設計する.

次の場合を例として考える. 10 ビット,前半のコンパレータ のオフセット+4LSB,入力換算ノイズ $3\sigma = 1LSB$,後半のコ ンパレータのオフセット-2LSB,入力換算ノイズ $3\sigma = 0.2LSB$. 従来のアルゴリズムの場合に、各ステップでの DAC の重み 付け,誤差,誤差許容値を表1にシミュレーション結果を図4

ドロ・ビン・ション品来を図4
 に示す.このアルゴリズムでは10,11ステップでノイズの小さいコンパレータを使用している.誤差許容値が1LSBなので,2つのコンパレータのオフセットミスマッチとノイズの合計を±1LSB以内に抑える必要がある.コンパレータのオフセットミスマッチが大きい場合は10,11ステップでの比較で入力に関わらず同じ判定になるため9ビット分解能となる.

次に提案方式の場合を考える. そのアルゴリズムの設計例を 表2にシミュレーション結果を図5に示す.このアルゴリズム では7~11 ステップでノイズの小さいコンパレータを使用して いる.誤差許容値が8LSBなので,2つのコンパレータのオフ セットミスマッチとノイズの合計が±8LSB以内であればデジ タル誤差補正可能である.また,出力の階調が-8~1031である ので後半のコンパレータのオフセットが±8LSB以内であれば, 出力が飽和することなく 1024 階調で出力される.最終デジタ ル出力からオフセット分を減算すればオフセットを補正するこ とができる.

2 つのコンパレータを用いる技術では前半のコンパレータ比 較動作で各ステップの誤差が均等になる.この場合は[3] や上記 提案アルゴリズム例のように DAC を2進に重み付けし,許容 したい誤差に応じて表2の例のように同じ DAC の重み付けを 追加し,その前のステップの比較から後半のコンパレータに切 り替えると良い.誤差が1LSB 以内の場合は[3] のように1LSB を2つでコンパレータを切り替えるステップは最後から2ス テップ目.誤差が2LSB 以内の場合は2LSB を2つで最後から 3 ステップ目で切り替え,誤差が4LSB 以内の場合は4LSB を 2 つで最後から4 ステップ目で切り替えると良い.

4. 電荷共有 SAR ADC

4.1 従来技術 (電荷共有 2 進 SAR ADC)

高効率 ADC として IMEC より電荷共有 2 進 SAR ADC が 報告されている [4],[3] (図 3). 電荷再配分 SAR ADC では電圧 で信号処理が行われるのに対し,電荷共有 SAR ADC は電荷 では電荷で信号処理が行われる.電荷共有 SAR ADC はサン プリン時にアナログ入力を Cs に充電し,そのときに 2 進荷重 の容量配列 Cu に参照電圧 Vref を充電する.そして,逐次比較 サイクル時に Cs の電荷の正負をコンパレータで判定し,High 判定のときは電荷を減算する向きに,Low 判定のときは電荷を 加算する向きに Cu を接続する.これを繰り返し,Cu の MSB から順にそれぞれのステップの判定に従って Cu と Vref を接 続する.

しかし,この電荷共有 SAR ADC には次の問題点がある.通 常の SAR ADC ではコンパレータのオフセットは ADC 全体の オフセットとなり,線形性には影響は与えない.電荷共有 SAR ADC ではコンパレータ・オフセットが SAR ADC 全体の線形 性を劣化させる.この原因は,コンパレータの入力換算オフセッ トは電圧であり,ステップが進むごとに容量が追加されるため, 電荷換算オフセット Qos が増加するためである.この問題を解 決するために [3],[4] ではコンパレータ内部に可変容量を入れ. オフセットが 1/2LSB 以内になるように調整している.

4.2 提案する電荷共有 非 2 進 SAR ADC

通常の2進SAR ADC はコンパレータ・オフセットは ADC 全体のオフセットとなり,線形性は劣化しない.電荷共有2進 SAR ADC は比較サイクルの途中で信号レベル換算のコンパ レータのオフセットが変化するため ADC 全体の線形性が劣化 する.本提案技術では冗長(非2進)アルゴリズムを用いて線 形性をデジタル演算で改善する.それにより,コンパレータの オフセットバラツキ許容範囲を広くし,量産時の歩留りを改善 できる.その際,オフセットによる誤差を十分補正できるよう に冗長アルゴリズムを設計する.

我々が提案した一般化冗長アルゴリズム [5], [6] を用いて非 2進 SAR ADC アルゴリズムを設計する.N ビット M ステッ プ (N < M)の SAR ADC を考える.k ステップ目での容量 の合計値を *C_{sum}(k)* とすると,以下のように表せる.

$$C_{sum}(1) = Cs.$$

$$C_{sum}(k) = Cs + \sum_{i=1}^{k-1} Cu_i \qquad (k \ge 2)$$

コンパレータの入力換算オフセット電圧を *Vos* とすると k ス テップ目の電荷換算 *Qos* オフセットは次のようになる.

$$Q_{os}(k) = C_{sum}(k) * V_{os}.$$

冗長アルゴリズムでは最終ステップを基準に誤差を考える.したがって, k ステップ目のオフセットによる電荷誤差 $Q_e(k)$ は次のようになる.

$$Q_{er}(k) = Q_{os}(k) - Q_{os}(M)$$

入力電荷のフルスケールを Q_{FS} とすると 1LSB 換算のオフセット誤差 er(k) は次のようになる.

$$er(k) = Q_{er}(k) * \frac{2^N}{Q_{FS}}.$$

これを許容してデジタル誤差補正で正解を出力できるアルゴリ ズムを設計する(この場合 最終比較値のオフセット *Q*_{os}(*M*) が ADC 全体のオフセットとなる.) 1LSB に換算した ADC オ フセット *D*_{os} は以下のようになる.

$$D_{os} = Q_{os}(M) * \frac{2^N}{Vin_{FS} * Cs}.$$

ADC 全体にオフセットがある場合,端の入力に対してデジ タル出力の飽和が生じる. 冗長アルゴリズムにオーバーレンジ を持たせ,出力の階調が $2^N + 2 * D_{os}$ になるように設計するこ とで,デジタル出力が飽和することをなくすことができる.

次の例を考える.

10 ビット, Vin: -1 ~ +1V, $V_{ref} = 1V$, Cs = 512C, $V_{os} = 55mV$.

2 進アルゴリズムの場合の Cu と *er*(*k*) を表 3 に, MATLAB シミュレーション結果を図 6 に示す.次にオフセット誤差を許 容する 10 ビット 11 ステップの提案冗長アルゴリズムの Cu, *er*(*k*),誤差許容値を表 4 に,シミュレーション結果を図 7 に 示す.このアルゴリズムは-60~1083 の階調があり,この例で は,59~1083 の出力となっている.

ADC 入力をゼロとして ADC 出力を得るなどして ADC 全 体のオフセットを測定し,最終出力からオフセット分を減算す れば, ADC のオフセットを補正をすることができる.

このように ADC 全体のオフセット分の階調を増やし、"誤 差ー誤差許容値"が 0.5LSB 以下になるように設計することに より冗長アルゴリズムで誤差補正することが可能になる.ここ で示した例の場合 2 進アルゴリズムでは DNL を 0.5LSB 以内 にするためにはコンパレータの入力換算オフセットが ±1 m V 以内である必要があるが、冗長アルゴリズムでは ±55 m V 以 内と大幅にオフセットを許容できる.これにより量産時の歩留 りが改善できる.

5. 2 コンパレータ使用 電荷共有 非 2 進 SAR ADC

上記の2つの技術を組み合わせて、コンパレータ2つ用いた

電荷共有 非2進 SAR ADC の場合の誤差補正アルゴリズムを 考える. コンパレータ 1(前半) のオフセットバラツキが $\pm a[V]$ の範囲, コンパレータ 2(後半) のオフセットバラツキが $\pm b[V]$ の範囲とする. 前半の比較でのオフセットによる電荷換算誤差 Q_{er} は次のようになる.

$$Q_{er}(k) = C_{sum}(k) * V_{os1} - C_{sum}(M) * V_{os2}.$$

前半のコンパレータの入力換算ノイズ V_{no1} の 3σ を c[V] とす ると前半での比較での誤差は次のようになる.

 $Q_{er}(k) = C_{sum}(k) * (V_{os1} + V_{no1}) - C_{sum}(M) * V_{os2}.$ $|Q_{er}(k)| < (a + b + c) * C_{sum}(M).$

後半の比較での電荷共有技術の誤差が十分小さい場合は 2 つのコンパレータを用いた技術と同様に前半の比較で誤差 $(a+b+c) * C_{sum}(M)$ を許容できるように表 6 の例のように 同じ DAC の重み付けを追加し,その前のステップの比較から 後半のコンパレータに切り替えることで補正できる.

例: 10 ビット, Vin: -1~+1V, $V_{ref} = 1V$, Cs = 512C, 前半のコンパレータのオフセット+8mV, 入力換算ノイズ $3\sigma = 1mV$,後半のコンパレータのオフセット-7mV,入力 換算ノイズ $3\sigma = 0.2mV$.

従来2進アルゴリズム[3]の場合の各ステップでのCuの重 み付け,誤差,誤差許容値を表5に,シミュレーション結果を 図8に示す.2つのコンパレータを使用しているのでオフセッ トが大きい場合,後半のコンパレータでの判定は情報をもたな い.そのため,電荷共有技術が要因となる誤差は9ステップを 基準としたときの前のステップの電荷オフセット差となる.

次に提案アルゴリズムの場合の各ステップでの Cu の重み付け,誤差,誤差許容値を表6に,シミュレーション結果を図9 に示す.この例では6ステップ目から低ノイズコンパレータに 切り替える.提案アルゴリズムはこの誤差を許容できるように 設計したのでこの誤差をデジタル補正できる.

6. まとめ

2 つのコンパレータ使用および電荷共有構成での低消費電力 での SAR ADC の実現に際して、ノイズおよびコンパレータ・ オフセットの影響の問題をデジタル誤差補正で解決するために 冗長(非2進)SAR ADC アルゴリズムを用いることを提案し た.それらの影響の見積もりと補正する冗長アルゴリズムの例 とシミュレーション結果を示した.本提案技術により、コンパ レータ・オフセットバラツキ許容範囲が広がり、量産時の歩留 り向上が期待できる.

我々は先に冗長アルゴリズムにより SAR ADC が高速化で きることを示したが [5], [6], ここでは冗長アルゴリズムにより SAR ADC 低消費電力化できることを示した.

謝辞 有意義な御討論をいただきました,森俊彦氏,阿部彰氏, 八木勝義氏,近藤守氏,K. Wilkinson 氏 およびこの研究をご 支援いただいている STARC に謝意を表します.

- M. Hesener, T. Eichler, A. Hanneberg, D. Herbison, F. Kuttner, H. Wenske, "A 14b 40MS/s Redundant SAR ADC with 480MHz Clock in 0.13μm CMOS," *Tech. Digest of ISSCC*, San Francisco (Feb. 2007).
- [2] F. Kuttner, "A 1.2V 10b 20MS/S Non-Binary Successive Approximation ADC in 0.13µm CMOS," *Tech. Digest of ISSCC*, San Francisco (Feb. 2002).
- [3] V.Giannini, P.Nuzzo, V.Chironi,A.Baschirotto, G.V.Plas, J.Craninckx "An 820 µ W 9b 40MS/s Noise-Tolerant Dynamic-SARADC in 90nm Digital CMOS "ISSCC (Feb. 2008).
- J. Craninckx and G. Van der Plas, "A 65fJ/Conversion-Step 0-to-50Ms/s 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS ", ISSCC Dig. Tech. Papers, pp. 246-247, Feb. 2007.
- [5] T. Ogawa, H. Kobayashi, M. Hotta, Y. Takahashi, H. San, N. Takai, "SAR ADC Algorithm with Redundancy", IEEE Asia Pacific Conference on Circuits and Systems, Macao, China, pp.268-271 (Dec. 2008).
- [6] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori, "SAR ADC Algorithm with Redundancy and Digital Error Correction ", IEICE Trans. Fundamentals, vol.E93-A, no.2 (Feb. 2010). (accepted)

表 1 従来の 2 つのコンパレータ使用 10b SAR ADC のアルゴリズム

Table 1 Conventional 10b SAR ADC algorithm with two comparators

k	DAC(k)	er(k) [LSB]	許容値 [LSB]
1	512	7.0	1
2	256	7.0	1
3	128	7.0	1
4	64	7.0	1
5	32	7.0	1
6	16	7.0	1
7	8	7.0	1
8	4	7.0	1
9	2	7.0	1
10	1	0.2	0
11	1	0.2	0

表 2 提案する 2 つのコンパレータ使用 10b SAR ADC のアルゴリ ズム

Table 2 Proposed 10b SAR ADC algorithm with two comparators

k	$\mathrm{DAC}(\mathbf{k})$	er(k) [LSB]	許容値 [LSB]
1	512	7.0	8
2	256	7.0	8
3	128	7.0	8
4	64	7.0	8
5	32	7.0	8
6	16	7.0	8
7	8	0.2	0
8	8	0.2	0
9	4	0.2	0
10	5	0.2	0
11	1	0.2	0

表 3 10 ビット 2 進 SAR ADC アルゴリズム

Table 3 10bit binary SAR ADC algorithm

k	$\operatorname{Cu}(k)$	er(k) [LSB]
1	256	28.1
2	128	14.0
3	64	7.0
4	32	3.5
5	16	1.7
6	8	0.8
$\overline{7}$	4	0.4
8	2	0.2
9	1	0.1

表 4 10 ビット 11 ステップ冗長アルゴリズム (電荷共有 SAR ADC 用)

Table 4 10-bit 11-step algorithm for a charge-sharing SAR ADC

k	$\operatorname{Cu}(k)$	er(k) [LSB]	許容値 [LSB]
1	237	31.4	32
2	127	16.6	18
3	69	8.7	10
4	37	4.6	5
5	20	2.4	3
6	11	1.3	2
7	6	0.7	1
8	3	0.3	1
9	2	0.2	0
10	1	0.1	0

表 5 2 つのコンパレータを用いた電荷共有 2 進 SAR ADC の従来ア ルゴリズム

Table 5Conventional charge-sharing binary SAR ADC algorithmwith two comparators

k	$\operatorname{Cu}(k)$	er(k) [LSB]	許容値 [LSB]
1	256	11.3	1
2	128	13.3	1
3	64	14.3	1
4	32	14.8	1
5	16	15.1	1
6	8	15.2	1
7	4	15.3	1
8	2	15.3	1
9	1	15.3	1
10	1	0.2	0



図 1 SAR ADC の構成図. Fig. 1 SAR ADC block diagram.

表 6 2 つのコンパレータを用いた電荷共有 非 2 進 SAR ADC の提案 アルゴリズム

Table 6Proposed charge-sharing non-binary SAR ADC algorithm with two comparators

k	$\mathrm{Cu}(\mathbf{k})$	er(k) [LSB]	許容値 [LSB]
1	256	11.4	16
2	128	13.4	16
3	64	14.4	16
4	32	15.0	16
5	16	15.2	16
6	16	0.4	0
7	8	0.3	0
8	4	0.3	0
9	2	0.2	0
10	1	0.2	0



図 2 コンパレータを 2 用いた SAR ADC の構成図.





図 3 電荷共有 SAR ADC の構成図.

Fig. 3 Block diagram of a sharge-sharing SAR ADC.



- 図 4 従来の 2 つのコンパレータを用いた SAR ADC のシミュレー ション結果.
- Fig. 4 Simulation result of the conventional SAR AD with two comparators.





Fig. 5 Simulation result of the proposed SAR ADC with two comparators and using non-binary algorithm.



図 6 従来の電荷共有 2 進 SAR ADC のシミュレーション結果. Fig. 6 Simulation result of the conventional charge-sharing SAR ADC with binary algorithm.



図7 提案電荷共有 非2進 SAR ADC のシミュレーション結果. Fig.7 Simulation result of the proposed charge-sharing SAR ADC with non-binary algorithm.



図 8 従来のコンパレータ 2 つ用いた電荷共有 2 進 SAR ADC のシ ミュレーション結果.





- 図 9 提案するコンパレータ 2 つ用いた電荷共有 SAR ADC のシミュ レーション結果.
- Fig. 9 Simulation result of the proposed charge-sharing nonbinary SAR ADC with two comparators.