論文

逐次比較近似 ADC コンパレータ・オフセット影響の 冗長アルゴリズムによるディジタル補正技術

小川	智彦 [†]	松浦	達治 ^{††}	小林	春夫 ^{†a)}	高井	伸和†
堀田	正生†††	傘	昊₩	阿部	章 》 ^{††}	八木	勝義 ^{††}
森	俊彦††						

Non-binary SAR ADC with Digital Compensation for Comparator Offset Effects

Tomohiko OGAWA[†], Tatsuji MATSUURA^{††}, Haruo KOBAYASHI^{†a)}, Nobukazu TAKAI[†], Masao HOTTA^{†††}, Hao SAN^{†††}, Akira ABE^{††}, Katsuyoshi YAGI^{††}, and Toshihiko MORI^{††}

あらまし 研究機関 IMEC より逐次比較近似 A-D 変換器 (SAR ADC) の低消費電力化の技術が二つ提案されている(コンパレータを二つ用いる方式及び電荷共有型方式).しかしそれらはコンパレータ・オフセットの影響により SAR ADC の線形性が劣化するという特有の問題があるので,コンパレータ・オフセットをアナログ的に校正している.本論文では,これらの SAR ADC の低消費電力化技術に逐次比較近似冗長アルゴリズムを 併用してコンパレータ・オフセットの影響をディジタル補正することでアナログ校正を不要にする方式を提案する.提案ディジタル補正方式は CMOS 微細化の進展に伴いアナログ校正に比べ実現がより有利になることが期待できる.

キーワード 逐次比較近似 ADC,比較器,低消費電力,冗長アルゴリズム,ディジタル・アシスト・アナロ グ技術

1. まえがき

CMOS 微細化に伴いトランジスタ真性利得が低下し 信頼性確保及び低消費電力化のため電源電圧が低くな リ,オペアンプなどのアナログ回路を多用する A-D 変 換器 (ADC) の高性能化が難しくなってきている.こ れに対して逐次比較近似 (Successive Approximation Register: SAR) ADC(図1)はオペアンプを使用 せず大部分をディジタル回路で構成できるので微細 CMOS SOC 内での高効率 ADC 実現に適した構成と

^{††}(株)半導体理工学研究センター,横浜市 Semiconductor Technology Academic Research Center, Yokohama-shi, 222-0033 Japan して関心が高まっている[1]~[6].

その技術トレンドの中で研究機関 IMEC より SAR ADC の低消費電力化のための二つの技術が提案され ている [1], [2] . しかしながらこれらはコンパレータ・ オフセット影響により SAR ADC の線形性が劣化す るという特有の問題があるので, IMEC ではコンパ レータ・オフセットをアナログ的に校正している.

本論文では,これらの SAR ADC 低消費電力化技 術に逐次比較近似冗長アルゴリズムを併用してコンパ レータ・オフセットの影響をディジタル補正しアナロ グ校正を不要にする方式を以下のように提案する.

(1) IMEC より低消費電力化技術として二つのダ イナミックコンパレータをもち,逐次比較のステップ の前半で低消費電力・高ノイズ,後半で高消費電力・低 ノイズのコンパレータを用いる SAR ADC 方式が提 案された(図2)[1].すべてのステップで高消費電力・ 低ノイズのコンパレータを使用する通常の SAR ADC に比べて低消費電力化が図れる.しかしながら IMEC

 [†]群馬大学大学院工学研究科電気電子工学専攻,桐生市 Dept. of Electronic Engineering, Gunma University, 1–5–1 Tenjin-cho, Kiryu-shi, 376–8515 Japan
 ^{†††}東京都市大学知識工学部情報ネットワーク工学科,東京都 Dept. of Information Network Engineering, Tokyo City University, Tokyo, 158–8557 Japan

a) E-mail: k_haruo@el.gunma-u.ac.jp



図 1 SAR ADC の構成図 Fig. 1 SAR ADC block diagram.







図 3 電荷共有 SAR ADC の構成図 Fig. 3 Block diagram of a charge-sharing SAR ADC.

方式では二つのコンパレータのオフセット・ミスマッ チにより SAR ADC に非線形性が生じるので、[1] で はオフセットをアナログ的に校正している.本論文で はこの方式に冗長アルゴリズムを併用することを提案 する.前半のステップでのノイズによるコンパレータ 誤判定,二つのコンパレータのオフセット・ミスマッ チ間の影響がディジタル演算で補正できることを示す.

(2) IMEC よりもう一つの低消費電力化技術として電荷共有2進SAR ADC構成が提案された
 (図3,[1],[2]).しかしそこではコンパレータ・オフセットによりSAR ADC全体の線形性が劣化するので,コンパレータ・オフセットをアナログ校正している.本論文では冗長アルゴリズムを用いてこのオフ

セット影響をディジタル補正する方式を示す.

(3) 更に低消費電力化を実現するために(1),(2) を組み合わせて,ダイナミックコンパレータ2個,電 荷共有構成,冗長アルゴリズムを用いて SAR ADC を実現する方式を検討する.コンパレータ・オフセッ トの影響をディジタル補正できることを示す.

微細化・低電源電圧化の SOC においては設計容易 性・信頼性・プロセス間移植性・スケーラビリティの ためアナログ校正の要素を回避したい.提案する冗長 アルゴリズムによるコンパレータ・オフセットの影響 のディジタル誤差補正技術は,この観点から従来のア ナログ校正方式に比べて微細化でより有効になり得る.

以下の章で提案手法の原理,アルゴリズム設計例と シミュレーションによる効果確認結果を示す.

2. 2 進及び非 2 進 SAR ADC アルゴリ ズム

逐次比較型 A-D 変換器はトラック・ホールド回路, コンパレータ, D-A 変換器,論理回路とタイミング 発生回路から構成される(図1).内部回路がほとん どディジタル回路で実現できるので微細 CMOS での ADC 実現に適した構成である.

通常の逐次比較型 ADC は "天秤の原理"で2進探 索アルゴリズムに従って動作する.2進アルゴリズム は N ビット分解能を N 回の比較で実現する.図4 (左側)に N = 5 の場合を示す.ここではアナログ 入力範囲を 0.0 から 32.0 に正規化して考える.分銅 に対応する DAC 出力の重み付けは2進荷重で初段 は 16.0,2段目は初段のコンパレータ出力に応じて 24.0(= 16.0 + 8.0)若しくは8.0(= 16.0 - 8.0)とす る.2進アルゴリズムは各ステップでの比較で誤判定 が起きた場合に出力に誤差が生じてしまう.すなわち kステップ目で比較したコンパレータ出力を b_k とす ると($b_k = -1$ または1, k = 1, 2, ..., N), ADC ディ ジタル出力 D_{out} は次のように表せる.

$$D_{out} = 2^{N-1} + \left(\sum_{k=1}^{N-1} b_k 2^{N-k-1}\right) + \frac{1}{2}(b_N - 1).$$

ここで $0 \le D_{out} \le 2^N - 1$ である. ある D_{out} 値に対して $(b_1, b_2, ..., b_N)$ の組は一意に決まる.

冗長(非2進)アルゴリズムではNビット分解能を M回(N < M)の比較で実現する.図4にN = 5, M = 6の場合を示す.分銅に対応するDAC出力の重 み付けは非2進荷重で初段は16.0,2段目は初段のコ ンパレータ出力に応じて 23.0 (= $16.0 + p_2, p_2 = 7.0$) 若しくは 9.0 (= $16.0 - p_2$)とする.比較回数を増や すことにより各出力コードに対応する比較パターン が複数となり,前半の判定で間違えた場合でも正解 を出力できるようになる [3] ~ [6].各ステップで許容 できる誤差の範囲は比較ステップ数 Mと分銅重み付 けにより決まる.すなわち k ステップ目で比較した コンパレータ出力を s_k とすると ($s_k = -1$ または 1, k = 1, 2, ..., M) ADC ディジタル出力 D_{out} は次のよ うに表せる.

$$D_{out} = 2^{N-1} + \sum_{k=1}^{M-1} s_k p_{k+1} + \frac{1}{2}(s_M - 1). \quad (1)$$

 $p_k = \gamma^{M-k-1}$ の場合は基数 γ 進 ($\gamma = 2^{N/M}$, 1 < γ < 2)である [3], [4].これに制限されずにあ る程度の自由度をもって p_k を設計することも可能 である [5], [6]. $(s_1, s_2, ..., s_M)$ は 2^M 通りの組があり N < Mなので $2^N < 2^M$ である. $0 \le D_{out} \le 2^N - 1$ の 2^N 通りの整数値のある一つの D_{out} 値に対して $(s_1, s_2, ..., s_M)$ の組 (式 (1)の解)は複数個あり得る. これは回路ではコンパレータ判定 s_k が誤っても正解 の D_{out} が得られる場合があることに対応しており, これが冗長アルゴリズム SAR ADC のディジタル誤 差補正の原理である.またある D_{out} 値に対してどの 複数の $(s_1, s_2, ..., s_M)$ の組を対応させるかが冗長アル ゴリズムの設計である [5], [6].



図 4 5 ビット 5 ステップ 2 進逐次比較近似アルゴリズム (左).5 ビット 6 ステップ冗長アルゴリズム(右).

Fig. 4 Binary search algorithm of a 5-bit SAR ADC with 5 steps (Left). Non-binary search algorithm of a 5-bit SAR ADC with 6 steps (Right).

3. コンパレータを二つ用いた SAR ADC 低消費電力化技術でのディジタル補正

3.1 従来技術

通常の SAR ADC ではすべてのステップで高消費 電力・低ノイズのコンパレータを使用する[7].それ に対して IMEC からノイズ特性(及び電力)の異な るコンパレータを二つ用いた SAR ADC が提案され た(図2,[1]).この方式は2進アルゴリズムの最後に ILSB 遷移の冗長ステップを追加し,最初は低消費電 力・高ノイズのコンパレータを用い,最終2ステップ で高消費電力・低ノイズのコンパレータを用いる.高 ノイズのコンパレータのノイズによる誤差を低ノイズ コンパレータを用いた最後の2ステップで補正するこ とにより,全体として高精度・低消費電力化を実現し ている.

図 5 は IMEC 提案方式の 4 ビット分解能の場合を 示している.最初の 3 ステップで低消費電力コンパ レータを用い,4 ステップ目及び冗長の 5 ステップ目 (最初の 3 ステップ目のノイズによる誤判定補正のた め)で高消費電力コンパレータを用いている.最初の 3 ステップ間でのノイズによるコンパレータ誤判定は ±1LSB 以内であれば冗長の 5 ステップ目の判定で補 正できる.この構成ではダイナミックコンパレータを 用いているので比較動作するときのみ電力を消費する. したがって,前半で低消費電力コンパレータを用いる ので低消費電力化できる.

この IMEC 提案方式の問題点は,二つのコンパレー 夕間のオフセットのミスマッチにより SAR ADC 全 体の精度が劣化することである.図 6 にオフセットミ



図 5 二つのコンパレータを用いた低消費電力 SAR ADC [1]

Fig. 5 SAR ADC with two comparators for low power.



図 6 二つのコンパレータを用いた SAR ADC でのコン パレータ・オフセット・ミスマッチによる線形性劣化 Fig. 6 Non-linearity caused by the comparator offset mismatch in an SAR ADC with two comparators.

スマッチによる線形性劣化の説明を示す.後段のコン パレータ・オフセットが SAR ADC 全体のオフセット となる.最初の3ステップ間ではコンパレータ・オフ セット・ミスマッチが3ステップ目までの参照電圧の 誤差として見えてしまう.それが冗長の5ステップ目 で補正できる±1LSBの範囲を超えているときは SAR ADC 全体の非線形性となってしまう.この問題を解 決するために[1]では二つのコンパレータのオフセッ トが (1/2)LSB 以内になるようにアナログ的に調整し ている.

 3.2 提案する 2 コンパレータ使用冗長アルゴリズ ム SAR ADC

通常の電荷再配分型や抵抗配列による電圧分割 DAC を用いる 2 進 SAR ADC はコンパレータ・オフセッ トは ADC 全体のオフセットとなり,線形性は劣化し ない[7].しかし,この IMEC 提案 [1] の方式では二つ のコンパレータ間のオフセットのミスマッチにより線 形性が劣化する.

ここでは冗長アルゴリズムを用いて線形性をディ ジタル演算で改善する方式を提案する.図7にオフ セットミスマッチがあっても冗長アルゴリズムで最終 ADC 出力は線形性が得られる説明を示す.後段のコ ンパレータのオフセットはSAR ADC 全体のオフセッ トとなる.前段ではコンパレータ・オフセット・ミス マッチにより等価的に参照電圧の誤差となる.すなわ ちこれは理想的参照電圧値の場合に対してコンパレー タが誤判定するとみなすことができる.このこと及び



図 7 二つのコンパレータを用いた SAR ADC でのコン パレータ・オフセット・ミスマッチの冗長アルゴリ ズムによる補正

Fig. 7 Digital error correction of the comparator offset mismatch efffects by the non-binary algorithm in an SAR ADC with two comparators.

ノイズによるコンパレータ誤判定の影響は,一定範囲 以内ならば冗長アルゴリズムによりディジタル補正で きる.

我々が先に提案した一般化冗長アルゴリズム[5],[6] を用いて非2進SAR ADC アルゴリズムを次のよう に設計する.まずコンパレータ・オフセットのワース ト値を見積もる.前半で使用するコンパレータの入力 換算オフセットをVos1,後半で使用するコンパレータ の入力換算オフセットをVos2とする.提案冗長アル ゴリズムでは最終ステップを基準に誤差を考えるので, 前半での比較で参照電圧が等価的にVos1 – Vos2 の誤 差があることになる.Vos2が冗長アルゴリズムSAR ADC 全体のオフセットになる.コンパレータを二つ 用いた技術では前半のコンパレータでノイズの大きい ものを使用するため,冗長アルゴリズムはオフセット 誤差とノイズの影響を補正できるように設計する.

ここで次の場合を例として考える.SAR ADC の分 解能を 10 ビット,前半のコンパレータのオフセット を +4LSB,入力換算ノイズを $6\sigma = 1LSB$,後半のコ ンパレータのオフセットを -2LSB,入力換算ノイズ を $6\sigma = 0.2LSB$ とする.

従来の IMEC 方式アルゴリズムで用いた,各ステッ プの重み付け,誤差,誤差許容値を表1に示す.また ランプ波入力で求めた DNL シミュレーション結果を 図8に示す.ここでランプ波ヒストグラムの全点数は 0-1023 フルスケールで 2¹⁴点,すなわち 1LSB 当り 表 1 従来の二つのコンパレータ使用 10 b SAR ADC の アルゴリズム

Table 1 Conventional 10-bit SAR ADC algorithm with two comparators.

	ステップ	重み付け	er(k)	許容値
	k	p_k	[LSB]	[LSB]
コンパレータ 1	1	512	7.0	1
低電力・高ノイズ	2	256	7.0	1
	3	128	7.0	1
	4	64	7.0	1
	5	32	7.0	1
	6	16	7.0	1
	7	8	7.0	1
	8	4	7.0	1
	9	2	7.0	1
コンパレータ 2	10	1	0.2	0
高電力・低ノイズ	11	1	0.2	0



図 8 従来の二つのコンパレータを用いた 2 進 SAR ADC の DNL のシミュレーション結果(コンパレータ・ オフセットのアナログ校正なしの場合)

Fig. 8 Simulation result of the conventional SAR AD with two comparators (in case of no analog calibration of comparator offset).

16 点で分解能は (1/16)LSB とした.また「重み付け」 は $p_1 = 2^{N-1}$,また k > 2の p_k に対しては式 (1)の p_k である「誤差」(er(k))はノイズ,コンパレータ・ オフセットによる等価的に参照電圧に加わる誤差の最 大値であり「誤差許容値」はその誤差がどの範囲まで であれば冗長アルゴリズムでディジタル補正できるか を示したものである.

この表 1 の IMEC 方式アルゴリズムでは 10,11 ステップでノイズの小さいコンパレータを使用してい る.誤差許容値が 1LSB なので,二つのコンパレータ のオフセットミスマッチとノイズの合計を ±1LSB 以 内に抑える必要がある.コンパレータのオフセットミ スマッチが大きい場合は第 10,11 ステップの比較で 入力にかかわらず同じ判定になるため 9 ビット精度の 性能しか達成できない.

次に提案方式の場合を考える.提案アルゴリズムの 設計例を表2に,シミュレーション結果を図9に示す. この提案アルゴリズムでは第7~11ステップでノイズ の小さいコンパレータを使用している.誤差許容値が 8LSBなので,二つのコンパレータのオフセットミス 表 2 提案する二つのコンパレータ使用 10 b SAR ADC のアルゴリズム

Table 2Proposed 10-bit SAR ADC algorithm with
two comparators.

	ステップ	重み付け	er(k)	許容値
	k	p_k	[LSB]	[LSB]
コンパレータ 1	1	512	7.0	8
低電力・高ノイズ	2	256	7.0	8
	3	128	7.0	8
	4	64	7.0	8
	5	32	7.0	8
	6	16	7.0	8
コンパレータ 2	7	8	0.2	0
高電力・低ノイズ	8	8	0.2	0
	9	4	0.2	0
	10	2	0.2	0
	11	1	0.2	0



図 9 提案する二つのコンパレータを用いた冗長アルゴリ ズム SAR ADC の DNL のシミュレーション結果 Fig. 9 Simulation result of the proposed SAR ADC with two comparators and using the non-

binary algorithm.

マッチとノイズの合計が ±8LSB 以内であればディジ タル誤差補正可能である.また,出力の階調が -8~ 1031 であるので後半のコンパレータのオフセットが ±8LSB 以内であれば,出力が飽和することなく1024 階調で出力される.最終ディジタル出力から後段コン パレータ・オフセット分を減算すれば ADC 全体のオ フセットを補正できる.

3.3 考 察

二つのコンパレータを用いる技術では前半のコンパ レータ比較動作で各ステップの誤差は均等でありコン パレータ・オフセット・ミスマッチ分になる.この場 合は[1]や上記提案アルゴリズム例のように DAC を 2 進に重み付けし,許容したい誤差に応じて表 2 の例 のように同じ DAC の重み付けを追加し,その前のス テップの比較から後半のコンパレータに切り換えると 効果的である.誤差が1LSB 以内の場合は[1]に示さ れるように参照電圧変化1LSBを2ステップ続けて, コンパレータを切り換えるステップは最後から2ス テップ目にする.誤差が2LSB 以内の場合は参照電圧 変化2LSBを2ステップ続けて最後から3ステップ目



- 図 10 消費電力とコンパレータ・ミスマッチ許容のトレー ドオフ
- Fig. 10 Trade-off between power consumption and comparator offset mismatch allowance.

で切り換える. 誤差が 4LSB 以内の場合は参照電圧変 化 4LSB を 2 ステップ続けて最後から 4 ステップ目で 切り換える. このようにすると低消費電力かつコンパ レータ・オフセットとノイズの影響が少ない構成が達 成できる.

この提案手法では,消費電力とノイズ,コンパレー タ・オフセット・ミスマッチ許容はトレードオフの関係 にある.前半ステップでの大きなノイズやコンパレー タ・オフセット・ミスマッチを許容するためには,後半 の低ノイズ・高消費電力のコンパレータに早いステッ プで切り換える必要があるが,それにより消費電力低 減効果は削減される.図10は二つのコンパレータ使 用による低消費電力化とコンパレータ・オフセットの ミスマッチ許容のトレードオフ関係を示している.

また, 冗長アルゴリズムでステップ数を増やすと, より大きなノイズやコンパレータ・オフセット・ミス マッチを許容できるがロジック回路やコンパレータの 動作回数が増えるので消費電力が増加するというト レードオフがある.

電荷共有 SAR ADC でのディジタル 補正

4.1 従来技術(電荷共有2進SAR ADC)

高効率 ADC として IMEC より電荷共有 2 進 SAR ADC が報告されている [1], [2] (図 3).電荷再配分 SAR ADC では電圧で信号処理が行われるのに対し, 電荷共有 SAR ADC は電荷で信号処理が行われる.電 荷共有 SAR ADC はサンプリング時にアナログ入力 を C_s に充電し,そのときに 2 進荷重の容量配列 $C_1 \sim C_{M-1}$ に参照電圧 V_{ref} を充電する.そして,逐次比



フセットによる線形性劣化 Fig. 11 Non-linearity caused by the comparator

Fig. 11 Non-linearity caused by the comparator offset in the charge-sharing SAR ADC.

較サイクル時に C_s の電荷の正負をコンパレータで判定し, High 判定のときは電荷を減算する向きに, Low 判定のときは電荷を加算する向きに C_1 を接続する. これを繰り返し, $C_1 \sim C_{M-1}$ を MSB から順にそれぞれのステップの判定に従って接続する.

電荷共有 SAR ADC では最初に参照電圧 V_{ref} から 容量配列 $C_1 \sim C_{M-1}$ に充電し,このとき V_{ref} で電力 消費が生じる.その後のステップでは容量配列は V_{ref} からは切り離されているので, V_{ref} の電力消費はな い.一方電荷再配分 SAR ADC [3],[4] では各ステッ プでコンパレータ出力の1,0 に応じて参照電圧 V_{ref} または GND に容量が接続されるので,各ステップで V_{ref} の電力消費が生じ得る.この観点から電荷共有 SAR ADC は電荷再配分 SAR ADC より低消費電力 化できる.

しかし、この電荷共有 SAR ADC には次の問題点 がある.電荷共有 SAR ADC ではコンパレータ・オフ セットが SAR ADC 全体の線形性を劣化させる.こ の原因は、コンパレータの入力換算オフセットは電 圧であり、ステップが進むごとに容量が追加されるた め、電荷換算オフセット Qos が増加するためである. 図 11 に電荷共有 SAR ADC のコンパレータ・オフ セット電圧による線形性劣化の計算例を示す.電荷共 有型 SAR ADC では各ステップでコンパレータ入力 換算オフセット電圧が一定でも、それを等価的に参照 電圧誤差と換算した場合にその誤差が各ステップで一 定でないために ADC 全体として非線形特性が生じる. この問題を解決するために[1],[2] ではコンパレータ内



図 12 冗長アルゴリズムによる電荷共有型 SAR ADC の コンパレータ・オフセットの影響のディジタル補正

Fig. 12 Digital error correction by the non-binary algorithm for the comparator offset effects in the charge-sharing SAR ADC.

部に可変容量を入れ,オフセットが (1/2)LSB 以内に なるように調整している.

4.2 提案する電荷共有冗長アルゴリズム SAR ADC

この節ではコンパレータ・オフセットによる電荷共 有2進SAR ADC の線形性の劣化の問題を, 冗長アル ゴリズムを用いてディジタル演算で改善する方式を提 案する.図 12 にその説明を示す.コンパレータの入 力電圧オフセットは等価的に各段の参照電圧の理想値 からのずれ(図12の左側の濃い線)となる.電荷共 有型では電荷モードで動作するため通常の SAR ADC とは異なりそのずれの値が各段で異なる.このため理 想参照電圧値近辺の入力に対してコンパレータが判定 誤りを生じる.これを冗長アルゴリズムでディジタル 誤差補正する.コンパレータ入力電圧オフセットによ る最終段前(3段目)と最終段(4段目)の等価的に 参照電圧値がずれた値(両者のずれはほぼ等しい)が ADC 出力コード変わり目の遷移点となり,図 12の 右側の濃い線で示される一定オフセットのほぼ線形な SAR ADC 入出力特性を得る.

我々が提案した一般化冗長アルゴリズム [5], [6] を用 いて非 2 進 SAR ADC アルゴリズムを設計する.Nビット M ステップ (N < M) の SAR ADC を考え る.k ステップ目での容量の合計値を $C_{sum}(k)$ とする と,以下のように表せる.

$$C_{sum}(k) = C_s + \sum_{i=1}^{k-1} C_i$$
 $(k \ge 2).$

コンパレータの入力換算オフセット電圧を V_{os} とする とkステップ目の電荷換算 Q_{os} オフセットは次のよう になる.

$$Q_{os}(k) = C_{sum}(k) \cdot V_{os}.$$

冗長アルゴリズムでは最終ステップを基準に誤差を考 える.したがって, k ステップ目のオフセットによる 電荷誤差 Q_{er}(k) は次のようになる.

$$Q_{er}(k) = Q_{os}(k) - Q_{os}(M).$$

入力電荷のフルスケールを Q_{FS} とすると 1LSB 換算 のオフセット誤差 er(k) は次のようになる.

$$er(k) = Q_{er}(k)\frac{2^N}{Q_{FS}}.$$
(2)

これを許容してディジタル誤差補正で正解を出力できるアルゴリズムを設計する.この場合最終比較値のオフセット $Q_{os}(M)$ が ADC 全体のオフセットとなる. 1LSB に換算した ADC オフセット D_{os} は以下のようになる.

$$D_{os} = Q_{os}(M) \cdot \frac{2^N}{\operatorname{Vin}_{FS} \cdot C_s}.$$

ADC 全体にオフセットがある場合,端の入力に対し てディジタル出力の飽和が生じる. 冗長アルゴリズム にオーバレンジをもたせ,出力の階調が $2^{N} + 2 \cdot D_{os}$ になるように設計することで,ディジタル出力が飽和 することをなくすことができる.

ここで次の例を考える.SAR ADC 分解能を 10 ビット, V_{in} : $-1 \sim +1$ V, $V_{ref} = 1$ V, $C_s = 512 C$, $V_{os} = 55$ mV とする.

2 進アルゴリズムの場合の容量アレーと *er*(*k*) を 表 3 に, MATLAB を用いたシミュレーション結果を 図 13 に示す.次にオフセット誤差を許容する 10 ビッ ト 11 ステップの提案冗長アルゴリズムの容量アレー, *er*(*k*),誤差許容値を表 4 に,シミュレーション結果を 図 14 に示す.このアルゴリズムは -60~1083 の階調 があり,この例では,59~1083 の出力となっている.

ADC 入力をゼロとして ADC 出力を得るなどして ADC 全体のオフセットを測定し,最終出力からオフ セット分を減算すれば,ADC のオフセットを補正で きる.

 $C_{sum}(1) = C_s.$

表 3 10 ビット 2 進 SAR ADC アルゴリズム Table 3 10-bit binary SAR ADC algorithm.

ステップ	容量サイズ	er(k)
k	C_k	[LSB]
1	256	28.1
2	128	14.0
3	64	7.0
4	32	3.5
5	16	1.7
6	8	0.8
7	4	0.4
8	2	0.2
9	1	0.1
10	0	0.0



図 13 従来の電荷共有 2 進 SAR ADC の DNL のシミュ レーション結果 (コンパレータ・オフセットのアナ ログ校正なしの場合)

- Fig. 13 Simulation result of the conventional chargesharing SAR ADC with the binary algorithm (in case of no analog calibration of comparator offset).
- 表 4 10 ビット 11 ステップ冗長アルゴリズム (電荷共有 SAR ADC 用)
- Table 4 10-bit 11-step algorithm for a charge-sharing SAR ADC.

ステップ	容量サイズ	er(k)	許容値
k	C_k	[LSB]	[LSB]
1	270	31.4	32
2	142	16.6	18
3	75	8.7	10
4	40	4.6	5
5	21	2.4	3
6	11	1.3	2
7	6	0.7	1
8	3	0.3	1
9	2	0.2	0
10	1	0.1	0
11	0	0.0	0

このように ADC 全体のオフセット分の階調を増や し, "誤差-誤差許容値"が (1/2)LSB 以下になるよう に設計することにより冗長アルゴリズムで誤差補正で きる.ここで示した例の場合,2 進アルゴリズムでは DNL を (1/2)LSB 以内にするためにはコンパレータ の入力換算オフセットが ±1 mV 以内である必要があ るが [1],[2],図 14 のシミュレーション結果に示すよ うに冗長アルゴリズムでは ±55 mV 以内と大幅にオ



図 14 提案電荷共有冗長アルゴリズム SAR ADC の DNL のシミュレーション結果

Fig. 14 Simulation result of the proposed chargesharing SAR ADC with the non-binary algorithm.

フセットを許容できる.なおこの理論的解析式を附録 に示す.

2 個コンパレータ使用電荷共有 SAR ADC でのディジタル補正

3., 4. で記述した二つの技術を組み合わせて, コン パレータを二つ用いた電荷共有冗長アルゴリズム SAR ADC の場合の誤差補正アルゴリズムを考える.コン パレータ1(前半)のオフセットばらつきが $\pm a$ [V]の 範囲, コンパレータ2(後半)のオフセットばらつき が $\pm b$ [V]の範囲とする.前半の比較のオフセットによ る電荷換算誤差 Q_{er} は次のようになる.

$$Q_{er}(k) = C_{sum}(k) \cdot V_{os1} - C_{sum}(M) \cdot V_{os2}$$

前半のコンパレータの入力換算ノイズ V_{no1} の 3σ を c[V]とすると前半での比較の誤差は次のようになる.

$$Q_{er}(k) = C_{sum}(k) \cdot (V_{os1} + V_{no1})$$
$$- C_{sum}(M) \cdot V_{os2}.$$
$$| Q_{er}(k) | < (a + b + c) \cdot C_{sum}(M).$$

後半の比較の電荷共有技術の誤差が十分小さい場合は 二つのコンパレータを用いた技術と同様に前半の比較 で誤差 $(a+b+c) \cdot C_{sum}(M)$ を許容できるように表 2 の例のように同じ DAC の重み付けを追加し,その前 のステップの比較から後半のコンパレータに切り換え ることで補正できる.

ここで次の条件の例を考える.SAR ADC 分解能 10 ビット, V_{in} : $-1 \sim +1$ V, $V_{ref} = 1$ V, $C_s = 512C$,前 半のコンパレータの入力換算オフセット電圧 +8 mV, 入力換算ノイズ $6\sigma = 1$ mV,後半のコンパレータ の入力換算オフセット電圧 -7 mV,入力換算ノイズ $6\sigma = 0.2$ mV.

従来 2 進アルゴリズム [1] の場合の各ステップの容 量アレーの重み付け,誤差,誤差許容値を表 5 に,シ 表 5 二つのコンパレータを用いた電荷共有 2 進 SAR ADC の従来アルゴリズム

 Table 5 Conventional charge-sharing binary SAR

 ADC algorithm with two comparators.

	ステップ	容量サイズ	er(k)	許容値
	k	C_k	[LSB]	[LSB]
コンパレータ 1	1	256	11.3	1
低電力・高ノイズ	2	128	13.3	1
	3	64	14.3	1
	4	32	14.8	1
	5	16	15.1	1
	6	8	15.2	1
	7	4	15.3	1
	8	2	15.3	1
	9	1	15.3	1
コンパレータ 2	10	1	0.2	0
高電力・低ノイズ	11	0	0.2	0



- 図 15 従来の二つのコンパレータを用いた電荷共有2進 SAR ADC の DNL のシミュレーション結果(コ ンパレータ・オフセットのアナログ校正なしの場合)
- Fig. 15 Simulation result of the conventional chargesharing SAR ADC with two comparators (in case of no analog calibration of comparator offset).
- 表 6 二つのコンパレータを用いた電荷共有非 2 進 SAR ADC の提案アルゴリズム
- Table 6
 Proposed charge-sharing non-binary SAR

 ADC algorithm with two comparators.

	ステップ	容量サイズ	er(k)	許容値
	k	C_k	[LSB]	[LSB]
コンパレータ 1	1	256	11.4	16
低電力・高ノイズ	2	128	13.4	16
	3	64	14.4	16
	4	32	15.0	16
	5	16	15.2	16
コンパレータ 2	6	16	0.4	0
高電力・低ノイズ	7	8	0.3	0
	8	4	0.3	0
	9	2	0.2	0
	10	1	0.2	0
	11	0	0.2	0

ミュレーション結果を図 15 に示す.二つのコンパレー タを使用しているのでオフセットが大きい場合,後半 のコンパレータの判定は情報をもたない.そのため, 電荷共有技術が要因となる誤差は9ステップを基準と したときの前のステップの電荷オフセット差となる. 次に提案アルゴリズムの場合の各ステップの容量ア



図 16 提案する二つのコンパレータを用いた電荷共有冗 長アルゴリズム SAR ADC の DNL のシミュレー ション結果

レーの重み付け,誤差,誤差許容値を表6に,シミュ レーション結果を図16に示す.この例では6ステッ プ目から低ノイズコンパレータに切り換える.提案ア ルゴリズムは誤差をディジタル補正できていることが 確認できる.

6. む す び

二つのコンパレータ使用及び電荷共有構成の低消費 電力での SAR ADC の実現に際して, ノイズ及びコ ンパレータ・オフセットの影響の問題をディジタル誤 差補正で解決するための冗長 SAR アルゴリズムを用 いることを提案した.それらの影響の見積りと補正す る冗長アルゴリズムの例とシミュレーション結果を示 した.

我々は先に冗長アルゴリズムにより SAR ADC が 高速化できることを示した [5], [6].ここでは冗長アル ゴリズムにより SAR ADC がアナログ校正不要で低 消費電力化できることを示した.これを一般化して考 察すると,冗長性をもった回路システムでは冗長性に よりある程度の誤動作・回路の非理想要因を許容する ので,各構成要素・動作に対する要求が緩和され,結 果的に全体としてより効率が良くなるといえよう.

謝辞 有意義な御討論を頂きました,益子耕一郎氏, 近藤守氏,K. Wilkinson 氏,上森聡史氏及びこの研 究を御支援頂いた STARC に謝意を表します.

献

文

- [1] V. Giannini, P. Nuzzo, V. Chironi, A. Baschirotto, G.V. Plas, and J. Craninckx, "An $820 \,\mu W$ 9 b $40 \,MS/s$ noise-tolerant dynamic SAR ADC in 90 nm digital CMOS," Tech. Digest of ISSCC, pp.238–239, San Francisco, Feb. 2008.
- [2] J. Craninckx and G. Van der Plas, "A 65 fJ/conversionstep 0-to-50 Ms/s 0-to-0.7 mW 9 b charge-sharing SAR ADC in 90 nm digital CMOS," Tech. Digest of ISSCC, pp.246-247, San Francisco, Feb. 2007.

Fig. 16 Simulation result of the proposed chargesharing non-binary SAR ADC with two comparators.

- [3] M. Hesener, T. Eichler, A. Hanneberg, D. Herbison, F. Kuttner, and H. Wenske, "A 14 b 40 MS/s redundant SAR ADC with 480 MHz clock in 0.13 μm CMOS," Tech. Digest of ISSCC, pp.248–249, San Francisco, Feb. 2007.
- [4] F. Kuttner, "A 1.2 V 10 b 20 MS/S non-binary successive approximation ADC in 0.13 μm CMOS," Tech. Digest of ISSCC, pp.176–177, San Francisco, Feb. 2002.
- [5] T. Ogawa, H. Kobayashi, M. Hotta, Y. Takahashi, H. San, and N. Takai, "SAR ADC algorithm with redundancy," IEEE Asia Pacific Conference on Circuits and Systems, pp.268–271, Macao, China, Dec. 2008.
- [6] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, and T. Mori, "SAR ADC algorithm with redundancy and digital error correction," IEICE Trans. Fundamentals, vol.E93-A, no.2, pp.415–423, Feb. 2010.
- [7] B. Razavi, Data Conversion System Design, IEEE Press, 1995.

付 録

ここでは冗長アルゴリズム電荷共有型 SAR ADC の DNL が ±(1/2)LSB 以内に収まるためのコンパレー タ入力換算オフセット電圧許容範囲の理論式の結果を 記す.式(2)より次を得る.

$$er(k) = Q_{er}(k) \cdot \frac{2^N}{Q_{FS}}$$
$$= [Q_{os}(k) - Q_{os}(M)] \cdot \frac{2^M}{Q_{FS}}$$
$$= [C_{sum}(k) - C_{sum}(M)] \cdot V_{os} \cdot \frac{2^M}{Q_{FS}}$$

ここで $Q_{FS} = V_{inFS}C_s$ である.これより次式を得る.

$$V_{os} = \frac{er(k)}{[C_{sum}(k) - C_{sum}(M)]} \cdot \frac{2^M}{Q_{FS}}.$$

したがって, DNL が $\pm (1/2)$ LSB 以内に収まるためにはコンパレータ・オフセット V_{os} がすべての k (k = 1, 2, ..., M) に対して次を満たすことが条件となる.

$$|V_{os}| \leq |\frac{q(k)}{[C_{sum}(k) - C_{sum}(M)]} \cdot \frac{2^{M}}{Q_{FS}}|.$$
 (A·1)

ここで q(k) は k ステップ目の冗長性であり [6], 導 出過程は省略するが Table 4 の場合は q(1) = 32, q(2) = 18, q(3) = 10, q(4) = 5, q(5) = 3, q(6) = 2, q(7) = q(8) = 1, q(9) = q(10) = q(11) = 0 と なる.この値を用いて式 (A·1) に従って計算すると |V_{os}| ≤ 55 mV が得られる. (平成 22 年 5 月 9 日受付, 8 月 20 日再受付)



小川 智彦

2008 群馬大・工・電気電子卒,2010 同 大大学院修士課程了.同年旭化成エレクト ロニクス入社.アナログ集積回路設計に関 心をもつ.



松浦 達治 (正員)

1976 東大・工・計数卒.1978 同大大学 院修士課程了.同年日立製作所入社.中央 研究所にて,アナログ信号処理 LSI,画像 信号処理 LSI,AD/DA 変換器,ミックス トシグナル LSI 等について研究.1995 日 立製作所半導体グループ,2003 ルネサス

テクノロジ,2010 ルネサスエレクトロニクス,現在,技術開発 本部,ミックスドシグナルコア開発統括部,主管技師長.IEEE 会員.1996-2002 IEEE CICC 技術プログラム委員 2006-2010 IEEE ISSCC 技術プログラム委員.群馬大学産学連携・先端 研究推進本部客員教授.工博(東工大).



小林春夫(正員)

1980 東大・工・計数卒.1982 同大大学院修 士課程了.同年横河電機製作所入社.1989 米国カリフォルニア大学ロサンジェルス校 (UCLA)電気工学科修士課程了.1997 群 馬大学助教授,2002 同教授,2007 同大学 院教授.ミックスド・シグナル集積回路設

計,信号処理アルゴリズムに関心をもつ.IEEE 会員.工博 (早大).



高井 伸和 (正員)

1993 東京理科大・理工・電気卒.1995 同大大学院修士課程了.1999 東工大・理 工・電子物理 博士課程了.博士(工学). 同年東京工芸大学講師,2005 群馬大学講 師,2007 同大学大学院講師,2010 同大学 大学院准教授.CMOS アナログ集積回路

の設計に関する研究に従事.電気学会, IEEE 各会員.



堀田 正生 (正員:フェロー)

1976 北大・工・電子博士課程了.工博. 同年日立製作所中央研究所入社.同中央 研究所機能デバイス研究部長,同半導体グ ループアナログ技術本部長を歴任.2003 (株)ルネサステクノロジアナログ技術統 括部長,同主管技師長を経て,2005 年4

月より武蔵工業大学教授.2009 年 4 月より東京都市大学知識 工学部情報ネットワーク工学科教授.一貫してアナログ技術, アナログ・ディジタル混載集積回路の研究開発に従事.IEEE Circuits and Systems Society Japan Chapter Chair,本会 回路とシステム研究専門委員会委員長,電気学会高周波集積回 路効率的設計のための基盤技術調査専門委員会委員長などを歴 任.IEEE フェロー.



傘 昊 (正員)

2004 群馬大学大学院博士課程了.同年 群馬大・工助手,2007 同工学研究科助教. 2009 から東京都市大准教授,現在に至る. アナログ集積回路に関する研究に従事. 2005 本学会回路とシステム(軽井沢)ワー クショップ奨励賞受賞.IEEE 会員.博士

(工学).



阿部 彰

セイコーエプソン(株)勤務.



八木 勝義

1997 電気通信大・電気通信・電子卒.同 年三菱電機エンジニアリング入社.携帯電 話関連 LSI のアナログマクロ設計・開発 に従事.2005 沖電気工業入社.2008 OKI セミコンダクタ転籍.地上波ディジタルテ レビ・近距離無線関連 LSI のアナログマク



森 俊彦

1983 阪大・工・電子卒.1985 同大大学 院修士課程了.同年富士通研究所入社,量 子効果デバイスについて研究.1996~1998 スタンフォード大学客員研究員として低消 費電力 SRAM の研究.1998~2005 ミック ストシグナル LSI 等について研究.2005~

2008 富士通電子デバイス事業本部.2008~2010 半導体理工学 研究センター上級研究員.現在富士通研究所,プラットフォー ムテクノロジ研究所デザインソリューション研究部部長.東工 大産学連携教授.IEEE 会員.1998~2002 VLSI Circuits プ ログラム委員.工博(阪大).

口設計・開発に従事.