SoC内ADCテスト信号生成 アルゴリズム

上森聡史 伊藤聡志 古川靖夫 山口隆弘 浅見幸司 小林春夫 群馬大学 アドバンテスト

Gunma University Kobayashi-Lab

OUTLINE

- 研究背景
- ・線形性テスト
- ・提案テスト信号生成方法
- ・実現方法
- まとめ

OUTLINE

- 研究背景
- 線形性テスト
- ・提案テスト信号生成方法
- 実現方法
- まとめ

研究背景



目的

短時間テストで線形性テストの精度を高める



ADCテスト入力信号発生技術を開発

OUTLINE

- 研究背景
- ・線形性テスト
- ・提案テスト信号生成方法
- 実現方法
- まとめ

線形性テスト

▶ ヒストグラム法(ランプ波入力)



高線形性のランプ波発生は難しい(せいぜい12ビット程度まで)

ランプ波入力での頻度 🗾 入力レンジで均一

線形性テスト

▶ ヒストグラム法(正弦波入力)



アナログフィルタにより高調波を除去

■ 高純度のものが得やすい(14ビット以上)

中心付近では少ない

正弦波入力での頻度

8

DNL,INL





OUTLINE

- 研究背景
- 線形性テスト
- ・提案テスト信号生成方法
- 実現方法
- まとめ

<u>SoC内ADC線形性テスト</u>



AWGによるテスト信号生成

任意波形発生器 (AWG: Arbitrary Waveform Generator)



正弦波合成

-----> アナログフィルタと併用して高精度化



ADC出力コードの中心付近の頻度増加

AWGによるテスト信号生成

被試験ADCが12ビット程度

・AWGが18ビット相当以上のリニアリティを持つ

→ AWGで必要な波形を生成すれば良い



・AWGに期待できるリニアリティ:12ビット相当

動特性込みのリニアリティ測定には LPFによる信号の高精度化で解決

複数正弦波とする利点



複数正弦波から三角波を近似

$$V_{in} = \frac{4}{\pi} \sum_{n=1}^{\infty} V_n$$
$$V_n = \frac{\cos(2\pi \cdot (2n-1) \cdot f \cdot t)}{(2n-1)^2}$$



各項の振幅、足し合わせる項の選択

テスト時間の 短縮、精度向上

出力コードの中心付近を頻度増加

三角波のヒストグラム

第1項に第2項から順に足し合わせた場合(振幅1)

 $V_{in} = \frac{4}{\pi} \sum_{n=1}^{\infty} \frac{\cos((2n-1)\omega t)}{(2n-1)^2}$



三角波のヒストグラム

足し合わせる項を増やす 入力はより三角波へと近づく

∴ 傾きが一定になっていく



ピーク値が下がり頻度の増加する箇所(山)が増える

▶ 頻度の増加する箇所

•N-1個の山ができる N:順番に足し合わせた項の数

・約 (2^{bit}−1)/N コードごとに山が現れる



nが偶数項のみの入力

 $V_{in} = \frac{4}{\pi} \sum_{n=1}^{\infty} \frac{\cos((2n-1)\omega t)}{(2n-1)^2}$



17

nが奇数項のみの入力

 $V_{in} = \frac{4}{\pi} \sum_{n=1}^{\infty} \frac{\cos((2n-1)\omega t)}{(2n-1)^2}$



nが偶数,奇数項の影響

■偶数項のみを入力した場合

入力波形において、主に中央付近の傾きが 緩やかになる



中央の頻度が増加

奇数項のみを入力した場合

主に中央付近の傾きは急になり、両端付近の傾きが緩やかになる



中央の頻度は減少、両端付近は増加

中心付近の頻度増加



偶数,奇数項をうまく用いて中心付近の頻度を 増加させるテスト信号を生成

$$V_{n} = \frac{\cos((2n-1)wt)}{(2n-1)^{2}} \qquad n=1,2,\cdots$$

入力

$$V_{in} = \frac{4}{\pi} (V_{1} + 2.6 \cdot V_{2} + 1.8 \cdot V_{3} + 1.4 \cdot V_{6} + 1.2 \cdot V_{7})$$



出力コードの中心付近の 頻度が増加

テスト時間の見積もり

ADCテスト時間の見積もり前提

- 1) 計測モジュールのセットアップ時間 : 1ms 以下
- 2) 計測モジュール、DUTのセットリング: msオーダー(条件による)
- 3) DCリニアリティの取り込み時間

ヒストグラム法: 2^(ADCのビット数)×16~64×(ADCの変換時間)
 4) SINADなどの取り込み時間

: 2^(ADCのビット数) × 1~4×(ADCの変換時間)

5) データ転送+演算時間 6) その他の試験時間

- :数ms~数十ms
- : 数ms

- 通常はRamp波による3)が最も長く、1秒程度になる場合もある
- 電源電圧などの条件を変えた試験を行う場合には上記の時間の 条件数倍かかる

テスト時間の見積もり

ADCテスト時間の見積もり

■ 想定するADC: 12bit SAR ADC 100kS/s

・計測モジュールのセットアップ時間, DUTのセットリング: 10 msec ・DCリニアリティの取り込み時間:

- ヒストグラム法: 2^12×40×10usec = 1600 msec•SINADなどの取り込み時間: 2^12×4×10usec = 160 msec•データ転送+演算時間: 10 msec
- ・電源電圧 3通り
- ・温度 3通り(通常、民生用デバイスでは常温試験のみ)

(DCセトリング時間=ADCの変換時間=10µsec として計算)

| | 合計時間 |
|--------|-----------|
| ヒストグラム | 1780 msec |

テスト時間の見積もり

▶ 高分解能ADCほどテスト時間が長くなる

- 分解能が高い
- サンプリング周波数が低い
- ▶「1\$チップ 1秒」が妥当なテスト時間



12ビット 100kS/s SAR ADC のテスト時間は長すぎる

シミュレーションによる効果の検証



総点数:65536点

総点数:32768点

24

サンプルする点数を半分にする binに入る最低点数を満たせる

テスト時間を約半分にできる

シミュレーションによる効果の検証



総点数:65536点

総点数:32768点

25

サンプルする点数を半分にする binに入る最低点数を満たせる テスト時間を約半分にできる

OUTLINE

- 研究背景
- 線形性テスト
- ・提案テスト信号生成方法
- ・実現方法
- まとめ

実現方法

27

▶ 任意波形発生器(AWG)でデジタル的に

合成信号を発生しDA変換



アナログLPFを通してADCへの入力信号





フィルタのセットリング時間



フィルタのセットリング時間の問題

フィルタの時定数τの10倍程度必要 (1kHzのフィルタなら10msec程)



ADCトータルテスト時間の問題にならない程度

OUTLINE

- 研究背景
- 線形性テスト
- ・提案テスト信号生成方法
- 実現方法
- まとめ

まとめ

SoC内ADCの線形性テストのための
 ADC入力信号生成方法を提案
 入力レンジ中心付近の頻度を増加

短時間のテストで線形性テストの精度を 高めることが出来る

今後:実機試験による効果の確認

ご静聴ありがとうございました