# デルタシグマ型タイムデジタイザ・アーキテクチャ

上森 聡史\* 石井 正道 小林 春夫 土井 佑太 松浦 達治(群馬大学) 小林 修(STARC) 新津 葵一(群馬大学)

Delta-Sigma Time-to-Digital Converter Architecture Satoshi Uemori<sup>\*</sup>,Masamichi Ishii, Haruo Kobayashi, Yuta Doi, Tatsuji Matsuura (Gunma University) Osamu Kobayashi (STARC) Kiichi Niitsu (Gunma University)

**キーワード**:タイムデジタイザ,時間計測,デルタシグマ変調,マルチビット,自己校正,高速 IO 回路テスト (Time-to-Digital Converter, Time Measurement, Delta-Delta Modulation, Multi-bit, Self-Calibration, High-Speed IO Interface Circuit Testing)

## 1. はじめに

近年 DDR メモリインターフェース等での高速 IO 回路が 重要となってきており、それに伴いその低コスト・高品質 テスト技術が必要になってきている<sup>(1)</sup>。

この論文では 2 つの繰り返しクロック間の時間差を高時 間分解能・高精度かつ簡単な回路で計測するための、デル タシグマ型タイムデジタイザ回路の原理と構成<sup>(2)</sup> <sup>(3)</sup>をシス テムレベルで記述する。特にテスト時間短縮のためのマル チビット型の構成を提案する。マルチビットの場合、内部 の遅延セルのミスマッチ影響により精度(線形性)が劣化 する。この問題を解決するための 2 つの補正手法を提案す る。提案構成は DDR メモリでのデータ・クロック間の時間 差を高速にデジタル出力として計測すること等に用いるこ とができる。MATLAB シミュレーションによりこれらの動 作確認を行い、効果を検証した。

#### 2. ΔΣ TDC の構成

#### 〈2·1〉 Δ∑ TDC の構成・動作

検討したデルタシグマ型( $\Delta \Sigma$ )TDC の全体構成を図 1 に 示す。遅延素子,マルチプレクサ,位相比較器,積分器,比較 器から構成する。クロック信号 CLK1,と CLK2 を入力し、 立ち上がり時間差 T を測定する。

入力された CLK1, CLK2 はそれぞれ比較器出力 Dout に応 じて経路が制御される。その結果得られる信号をそれぞれ CLK1a, CLK2aとする。位相比較器によりこれらの信号の時 間差 CLKinを出す。この時間差 CLKinを電圧に変換し、電 圧モードで積分し INToutを出力させる。この出力 INToutを 比較器によりゼロと比較し最終的な出力 Dout を求める。 CLK1 が速い場合には時間差を求めたときに正となるため 積分後の比較器出力は 1 となり、次のクロックでは CLK1 は遅延の経路, CLK2 はそのまま信号を通す経路がそれぞれ 選択される。CLK2 が速い場合には時間差を求めたときに 負となるため積分後の比較器出力は 0 となり、選択される 経路は逆となる。入力の時間差に比例して 1 が出力される ため、比較器から出力された 1 の数からクロック間の立ち 上がり時間差 T を計測することができる。

図2に比較器出力 Dout が0,1 それぞれの場合のタイミン グチャートを示す。



Fig. 1. Architecture of Delta-Sigma TDC.

#### <2·2> マルチビットΔΣ TDC の構成・動作

図 3 に提案マルチビット $\Delta \Sigma$  TDC の構成を示す。マル チビットの場合には遅延セルとマルチプレクサを増やし、N ビットの $\Delta \Sigma$  TDC とするためには(2<sup>N</sup>-1)個必要となる。ま た、比較器 1 個の代わりにエンコーダ回路を除いた Flash ADC (((2<sup>N</sup>-1)個のコンパレータ)を用い温度計コードとし て ((2<sup>N</sup>-1)個のデジタル出力をする。

動作はシングルビットの場合と同様 CLK1, CLK2 を入力 し出力結果 Dout によって信号の経路を制御する。時間差 CLKinを求めて電圧モードで積分し、結果の INTout を Flash ADC により変換する。出力 Dout は温度計コードで得られ、 これにより次のクロックでそれぞれの信号が通される経路



Fig. 2. Timing diagram of Delta-Sigma TDC.



Fig. 3. Architecture of multi-bit Delta-Sigma TDC.

が選択される。そのためシングルビットの場合とは異なり、 各信号の遅延時間は Flash ADC の出力結果により変化す る。マルチビットの場合も入力の時間差に比例して 1 が出 力されるため、Flash ADC から出力された1の数からクロ ック間の立ち上がり時間差Tを計測することができる。

図 3 において点線枠で囲む部分はマルチビット DTC(Digital-to-Time Converter)であり通常の $\Delta \Sigma$  ADC でのマルチビット DAC に対応する。マルチビット DTC 内 の遅延セルにミスマッチがあると DTC の非線形性や $\Delta \Sigma$ TDC 全体の非線形性を引き起こしてしまい測定の誤差要因 となる。そのため補正を行い、線形性を改善させる必要が ある。補正方法は DWA: Data Weighted Averaging アルゴ リズム<sup>(4)</sup>を用いる方法と、遅延値を自己測定しその結果から 補正を行う自己校正手法の2種類を提案する。

# 3. DWA による補正

#### <3·1> DWA の構成・動作

DWA のブロック図と動作を図4に示す。シフト回路と制 御入力から構成される。

この DWA 回路を用いていない場合、前回の入力に関わら ず入力された  $S_1$  から  $S_N$  は  $t_1$  から  $t_N$  と等しくなるため常に 同じ位置で信号が入力される。したがって入力が温度計コ ードのようなものの場合には 0 もしくは 1 ばかりが入力さ れる箇所が存在してしまう。しかし DWA 回路を用いた場 合、前回のクロックで 1 がどこまで入力されたか(前回の入 力である d とそれまでのシフト量)を記憶し、次の入力時に はポインタを用いて前の入力で 1 が出た次の位置へと出力 開始位置をずらす動作を行う。図 4 を例に、最初の入力で はシフトせずに  $S_1$  から開始、次の入力では前の入力 d の 1 だけシフトして  $S_2$  から開始、次の入力では前の入力 d が 3・ それまでのシフト量が 1 であるため計 4 シフトして S5 から 開始という動作を行う。 $S_1$  から  $S_N$  ではある程度均等に 0 と 1 が出力される。

提案構成ではマルチビット DTC (Digital-to-Time Converter) 部分に DWA を適用する。Flash ADC から出力 された温度計コードを用いてマルチビットΔΣ TDC 内の マルチプレクサを制御した場合、同じ遅延素子ばかりが使 用されることになる。このとき遅延セルにミスマッチが無 ければ問題はないが、実際にはミスマッチがあるためその 影響が非線形性として現れる。DWA 回路では同じ遅延セル ばかりを使うことなく全ての遅延セルを使用するためミス マッチの影響を軽減させることが可能である。すなわち遅 延セルの選択を均等化し、遅延ミスマッチの影響を高周波 側に押しやる(ノイズシェープする)ことができる(図 5)。計 測するのはクロック間の時間差、つまり DC 成分であるた め計測結果は理想状態へと近づく。







図 5 DWA によるノイズシェープ Fig. 5. Noise shaping by DWA logic.

**〈3・2〉 マルチビット**  $\Delta \Sigma$  TDC への DWA の適用 マルチビット  $\Delta \Sigma$  TDC に DWA を適用した構成を図 6 に示す。Flash ADC からの温度計コード出力を DWA 回路 へ入力し、そこからの出力をマルチビット DTC の各マル チプレクサの制御信号とする。

DWA 回路内で1クロック前の Flash ADC からの1の出 力数を記憶させ、次のクロックではその分シフトさせた位 置から1が入力されるようにする。回路全体の動作は通常 のマルチビット $\Delta \Sigma$  TDC と同様である。動作として異な るのは均等に遅延セルが使用されるようになっているこ とである。それにより線形性を改善する。



図6 DWA を適用したマルチビットΔΣ TDC Fig. 6. Multi-bit Delta-Sigma TDC with DWA logic.

## 4. 遅延値からの自己校正手法

 $\Delta \Sigma$  ADC において内部に持つ DAC の非線形性の影響 を自己推定し、出力時に補正を行う手法が研究・報告され ている<sup>(6)</sup> (6)。そこで本提案においても DTC 部分の非線形 性の影響を出力時に補正する自己校正手法を検討した。

各遅延セルの遅延値を自己測定し、出力計算時にその測 定値を用いることで線形性の改善を目指す。各遅延セルの 遅延時間を測定するため、カウンタ、マルチプレクサ、イ ンバータを追加しリング発振構成となるように組む(図7)。 遅延時間は基準クロックと発振クロックからデジタル的 に測定することが可能であり、発振クロックのパルス数を カウンタにより数えることで発振周波数が求まる。追加し たインバータの遅延時間をτ'としてτ+Δτ1の測定を行 うことを考えると発振周波数は次式で与えられる。

$$f_{osc} = \frac{1}{2(\tau' + \tau + \Delta\tau_1)}....(1)$$

発振周波数はカウンタから測定できるためこの式から Δτ1を自己測定することが可能となる。マルチプレクサ を制御し各遅延を一つずつつなぎかえることで各遅延時 間が得られる。測定値は記憶させておき出力計算時に読み 出す。



delay values.

クロック間の時間差を測定する際には通常のマルチビ ット $\Delta \Sigma$  TDC と同じ動作をさせ、出力計算時に自己校正 を行う。計算は次式で行う。

$$T_{measure} = \sum_{i=1}^{N} \frac{A_i}{N} \quad \dots \tag{2}$$

ここで、Nは比較回数、Aは1回の比較で得られる結果、  $T_{measure}$ が時間差の測定結果である。 $T_{measure}$ は実際の遅延 値から計算されるため、遅延ミスマッチによる測定の誤差 が減少する。すなわち線形性が改善する。

この自己校正を行うための全体の回路構成を図 8 に示 す。構成は 3-bit  $\Delta \Sigma$  TDC であり、外部にカウンタ,メ モリ,追加のマルチプレクサ及びインバータを持たせ、 DSP で最終的な出力補正を行う。



self-calibration method.

 $\Delta \Sigma$  ADC の場合は信号が「電圧」であり内部 DAC の 非線形性計測が容易でないが、この $\Delta \Sigma$  TDC では信号が 「時間」であるためリング発振器構成により内部 DTC の 非線形性計測が容易に行える。

## 5. シミュレーションによる動作確認

この節では MATLAB シミュレータを用いて $\Delta \Sigma$  TDC の動作確認を行った結果について述べる。

〈5·1〉 シングルビット・マルチビットΔΣ TDC の動作 確認

シミュレーション条件は、シングルビットでは遅延セル の遅延値  $\tau$  =1ns, マルチビットでは 3-bit の構成とし遅延 値  $\tau$  =0.145ns とした。これは両者のスケールを近くするた めである。CLK1, CLK2 間の立ち上がり時間差 Tを 0.04ns 刻みで T=-0.9ns から T=0.9ns まで変化させた。また、出 力される数(比較器で比較され Dout が出力される回数)は99 点となるようにした。マルチビットの場合の最終的な出力 は Flash ADC からの温度計コードを足しあわせているた め 99×(2<sup>bit</sup>-1)=693 点となる。

これらの条件で $\Delta \Sigma$  TDC のシミュレーションを行い、 クロック間の立ち上がり時間差Tに対する1の出力数を確 認した。

クロック間の立ち上がり時間差に比例して1の出力数が 線形に増加するため、この回路を用いて計測を行うことが 可能である。

# 〈5·2〉 DWA を適用したマルチビットΔΣ TDC の動作 確認

次に、遅延セルにミスマッチがあった場合について記 す。遅延セルの遅延値パラメータは表1を用いた。このと き、遅延ミスマッチはガウス分布でランダムに生成し、平 均が $\tau = 0.145$ ns であり最大で $\tau$ の±10%程度の誤差とな るように設定した。この条件においてシミュレーションを 行った。

また、Flash ADC と 3-bit の DTC との間に DWA 回路 を適用してシミュレーションを行った。遅延値は表 1 のパ ラメータを用い、出力される数を 599 回とした(つまり測 定時間を長くした)。それ以外のシミュレーション条件は同 様である。図 10(a)に遅延ミスマッチがあるときに、DWA を適用していない場合と適用した場合の理想直線からの 差を示す。理想直線からの差が小さいほど線形であるとい える。

補正無しの場合には理想直線からの差が大きく非線形 であるが、DWA を適用することで明らかに線形性が改善 されている。補正後の線形性は理想状態での線形性に限り なく近い結果が得られている。

#### 〈5·3〉 Self-calibration の動作確認

ここでは遅延値を自己測定しその結果を用いて補正を 行う自己校正手法のシミュレーション結果について述べ る。遅延値が既知であるとし、出力計算時に補正を行った 結果を図 10(b)に示す。

こちらに関しても Self-calibration を行うことにより線 形性を改善することができている。この線形性は理想状態 とほぼ同じである。





#### 6. まとめ

ΔΣ TDC についてシングルビット及びマルチビットの 場合の検討を行った。また、マルチビットにおいて遅延セ ルミスマッチがあると出力に非線形性を生じ測定の誤差 となるが、その問題を解決するための2つの補正手法を提 案した。それらの補正方法に関して MATLAB シミュレー ションを行い線形性の改善に有効であることを確認した。 今後はより高次の構成の検討を行う<sup>(7) (8) (9)</sup>。

# 献

文

- J. Moreira, H. Werkmann: "An Engineer's Guide to Automated Testing of High-Speed Interfaces", Artech House (2010)
- (2) 上森聡史,土井佑太,小林春夫,小林修,松浦達治,新津葵一:"シ グマデルタ型タイムデジタイザ回路の検討",電気学会電子回路研究 会,ECT-11-077,長崎 (2011)
- (3) 石井正道,上森聡史,小林春夫,土井佑太,小林修,松浦達治,新津 葵一:"デジタル信号時間差測定用回路の構成の検討",第66回FTC 研究会,大分 (2012)
- (4) R. Schreier, G. Temes : "Understanding Delta-Sigma Data Converters", IEEE Press (2005)
- (5) J. Silva, X. Wang, P. Kiss, U. Moon, G. C. Temes : "Digital Techniques for Improved  $\Delta \Sigma$  Data Conversion", IEEE Custom Integrated Circuits Conference (2002)
- (6) J. G. Kauffman, P. Witte, J. Becker, M. Ortmanns : "An 8mW 50MS/s CT  $\Delta \Sigma$  Modulator with 81dB SFDR and Digital Background DAC Linearization", IEEE ISSCC (2011)
- (7) D.-W. Jee, Y.-H. Seo, H.-J. Park, J.-Y. Sim : "A 2 GHz Fractional-N Digital PLL with 1b Noise Shaping  $\Delta \Sigma$  TDC", IEEE VLSI Circuit Symp. 11-4, Kyoto (June 2011)
- (8) B. Young, K. Sunwoo, A. Elshazly, P. K. Hanumolu : "A 2.4ps resolution 2.1mW second-order noise-shaped time-to-digital converter with 3.2ns range in 1MHz bandwidth", IEEE Custom Integrated Circuits, San Jose (Sept. 2010)
- (9) Y. Cao, P. Leroux, W. D. Cock, M. Steyaert : "A 1.7mW 11b 1-1-1 MASH ΔΣ time-to-digital converter", ISSCC (Feb. 2011)

# 表1 シミュレーションでの遅延時間パラメータ

Table 1. Parameters of delay values for simulation.

	τ1	$\tau 2$	τ3	τ4	$\tau$ 5	τ6	τ 7 [ns]	τ 合計値
Delay values	0.140	0.149	0.148	0.143	0.145	0.148	0.146	1.019