# デルタシグマ型タイムデジタイザ回路

石井 正道\* 上森 聡史 小林 春夫 土井 佑太 松浦 達治 (群馬大学) 小林 修(STARC) 新津葵一(群馬大学)

> Delta-Sigma Time-to-Digital Converter Architecture Masamichi Ishii<sup>\*</sup>, Satoshi Uemori, Yuta Doi, Haruo Kobayashi (Gunma University) Osamu Kobayashi (STARC) Tatsuji Matsuura, Kiichi Niitsu(Gunma University)

**キーワード**: タイムデジタイザ,時間計測,デルタシグマ変調,高速 IO 回路テスト (Time-to-Digital Converter, Time Measurement, Delta Sigma Modulation, High-Speed IO Circuit Testing)

## 1. はじめに

タイムデジタイザ回路(TDC: Time to Digital Converter) は被測定信号の時間というアナログの物理量をデジタル出 力する回路である。2 信号間の時間差や信号パルスの時間間 隔を測り、それをデジタル値として出力するなどの用途が ある。近年の半導体プロセスの進展により、大規模集積回 路の微細化が日々進んでおり、トランジスタ1 個当たりの コストは低減している。一方で高速 IO 回路テスト<sup>(1)</sup>が重要 となりシステム LSI のテストコスト削減が急務であるが、 テスト開発・評価が技術的にむずかしくなってきている。 ここではデジタル信号間のタイミングを短いテスト時間で 高精度に簡易的な回路のみで実現するためのTDC 回路の設 計とシミュレーションによる動作確認を行ったので報告す る。

# 2. デルタシグマ型 TDC の構成

#### 〈2·1〉 デルタシグマ型 TDC の構成と動作

検討したデルタシグマ型 TDC の構成図を図1に示す。遅 延素子、マルチプレクサ、位相比較器、積分器、比較器で 構成する<sup>(2)(3)(4)</sup>。

マルチプレクサには出力 Dout がフィードバックされて おり、Dout=0 でマルチプレクサは上の経路を、Dout=1 で下の経路をそれぞれ選択する。その後の信号をそれぞれ CLK1a,CLK2a とし初期状態では Dout=0 とする。

位相比較器では遅延回路の出力 CLK1a,CLK2a の位相 差に応じたパルスを出力する。この NAND 型位相比較器 は2つのリセット付き Dフリップフロップと NAND 回路 を用いた構成となっている。CLK1a が先に立ち上がる場 合 Vup に、CLK2a が先に立ち上がる場合 Vdown にそれ ぞれ位相差分のパルスを出力する。

チャージポンプは位相比較器の出力パルスを電圧に変

換し、コンデンサに積分する。通常のチャージポンプの回 路図を図2に示す。チャージポンプは2つの定電流源、 CMOSスイッチとコンデンサによって構成される。この電 流源はMOSトランジスタを使用しており、出力電圧によ って電位が変動し電流値も変動してしまい、チャージポン プで正確な積分ができなくなる。そこでオペアンプを用い たチャージポンプ回路を使用する。オペアンプの出力を入 力端子に負帰還をかけた場合、二つの入力端子の電位がほ ぼ同電位となる仮想短絡を利用している。定電流源でなく 抵抗源と電圧源により電流を発生させており、出力電圧に 影響されない電流を流すことが可能である。図3にオペア ンプの回路図を示す(直流利得47dB,位相余裕54度,ユニテ ィゲイン周波数693MHz)。このオペアンプ型チャージポ ンプは(疑似)差動構成とした。

比較器では基準クロックに同期したコンパレータを使 用した。クロック同期コンパレータとは基準クロックが立 ち上がりタイミングで2つの入力の比較を行い出力する。 チャージポンプの差動出力 Vout+と Vout-を比較する。基 準クロックが0のときは比較を行わず、そのままの出力を 出し続ける。図4にクロック同期コンパレータの回路図を 示す。Vout+<Vout-で1、Vout+>Vout-で0を出力する。

CLK1 と CLK2 はそのまま通過する経路か、遅延素子を 通過する経路のどちらかをコンパレータ出力 Dout の結果 で選択する。CLK1 の立ち上がりエッジが早い場合、Vup で位相差が出力され Vout+は負、Vout-は正に積分される。 その結果比較器では 1 を出力し、次のクロックでは CLK1 は遅延素子を通過し CLK2 はそのまま通過する経路を選 択する。逆に CLK2 が早い場合 Vdown に位相差が出力さ れ Vout+は正、Vout-は負へ積分し比較器は 0 を出力する。 次のクロックでは CLK2 は遅延素子を通過する。最終的に 出力された 1 の数から CLK1,CLK2 の時間差を求める<sup>(6)</sup>。



















〈2・2〉 マルチビットデルタシグマ型 TDC の構成と動作 図 5 にマルチビット  $\Delta \Sigma$ 型 TDC の構成図を示す。マルチビット  $\Delta \Sigma$ 型 TDC の構成として、比較器に Flash 型の AD 変換器を使用する。Dout は温度計コードとしてビット分だけ 出力される。出力の数は N ビットの場合 2<sup>N-1</sup> となり、遅延 素子とマルチプレクサも同数となる。図 6 に Flash 型 AD 変換器の構成図とダイナミックレンジを示す。Vout-と Vout+の差を  $\Delta V$  とし、 $\Delta V$  が-350mV 以下ならすべて 0、  $\Delta V$  が 350mV 以上ならすべて 1 を出力する。分解能は 117mV とした。



図 5 3 ビット $\Delta \Sigma$ 型 TDC の回路図 Circuit design of a multi-bit  $\Delta \Sigma$ TDC.



# 図 6 3ビット Flash ADC の構成とダイナミックレンジ Fig. 6. Configuration of a flash ADC and its dynamic range.

マルチビット $\Delta \Sigma$ 型 TDC は単一ビット同様 CLK1,CLK2 の時間差に応じたパルスを出力する。単一ビットでの遅延 素子の遅延時間を $\tau_1$ とするなら N ビットの遅延素子の遅 延時間 $\tau_N$ は次式で表される。

$$\tau_N = \frac{\tau_1}{2^N - 1} \tag{1}$$

これにより単一ビットに比べてより高分解能になり、高 精度での測定が可能になる。測定可能時間は単一ビットと 同じになる。

# 3. DWA 回路の構成と動作

## (3·1) DWA 回路の構成と動作

実際の回路では製造工程でのばらつきや温度変化の影響などによる素子値誤差がある。遅延素子  $\tau$  についても例外ではない。遅延値がばらつきを持つことにより $\Delta \Sigma$ 型

TDC 全体が非線形性を持つようになり、測定誤差を引き 起こす。そこで DWA(Data Weighted Averaging)<sup>(6)</sup>を用い てばらつきの影響を軽減する。この節では 3 ビット $\Delta \Sigma$ 型 TDC での DWA について述べる。

図7にDWAの動作とブロック図を示す。DWAを用い ない回路では出力が温度計コードであり、遅延選択回路の マルチプレクサにそのままフィードバックされるため、同 じ遅延素子が選択されてしまう。このためΔΣ型 TDC 全 体の出力の線形性に悪影響を与える。しかし DWA 回路を 用いた場合では前のクロックで1がどこまで入力されたか (Doの1の数)とシフトした回数を記憶・加算し次のクロッ クでのシフト回数を決める。図7を例に、最初は0シフト としD1から出力する。次に前回の入力が3であったこと から3シフトしD4から出力、さらに次では入力が1で3 シフトしたので4シフトしD5から出力される。



Fig. 7. DWA logic operation.

3ビットΔΣ型TDCでのDWA回路の詳細を説明するブ ロック図を図8に示す。DWA回路はエンコーダ、シフト レジスタ、加算器、バレルシフタで構成する。





3 ビット $\Delta \Sigma$ TDC の出力は全部で Do7~Do1 の 7 つあり エンコーダで B2,B1,B0 の 3 ビット 2 進数表示に変換しレ ジスタで記憶する。レジスタは D フリップフロップで構成 し入力信号を 1 クロックシフトする。

加算器は 3 桁同士の加算を行う。加算器では加算器の出 力を記憶した Db2,Db1,Db0 とエンコーダの値をレジスタ で記憶した Da2,Da1,Da0 を加算する。加算結果が 8 以上の 場合 7 で割った剰余を出力する。 バレルシフタのシフト量を制御する信号として入力す る。そして $\Delta \Sigma$ 型 TDC の出力 Do7~Do1 をバレルシフタに 入力しシフトされ D7~D1 として出力する。D7~D1 は $\Delta \Sigma$ 型 TDC の遅延選択回路の各マルチプレクサに接続する。

## 〈3·2〉 ΔΣ型 TDC への適用

図 9 に DWA を適用したΔΣ型 TDC の構成図を示す。 Flash型 AD 変換器の出力を DWA 回路に入力し、その出力 をマルチプレクサへと接続する。DWA 回路でシフトした信 号によりすべての遅延素子を ほぼ均等に選択する。出力が ただの温度計コードの場合同じ遅延素子ばかり選択してし まうが DWA 回路を用いればすべての遅延素子を選択でき、 遅延素子のばらつきの影響を低減できる。



図 9 DWA 回路を適用した  $\Delta \Sigma$ 型 TDC. Fig. 9. Architecture of a 3-bit  $\Delta \Sigma$  TDC with DWA logic.

# 4. ΔΣ型 TDC のシミュレーション

1ビットおよび3ビットの $\Delta \Sigma$ 型 TDC に二つの繰り返し クロックを入力した際、その時間差に応じたパルスが出力 することを確認するためにシミュレーションを行った。 また DWA 回路を用いて3ビット $\Delta \Sigma$ 型 TDC 出力の温度 計コードがシフトすることについても行った。 表 1 の素 子パラメータ条件をもとに Spectre でシミュレーションを 行った。MOS デバイスは TSMC0.18 $\mu$  m CMOS プロセス パラメータを使用して設計を行った。初期条件として最初 の1 $\mu$ sの間は積分器のコンデンサ両端はスイッチにより短 絡している。電源電圧は 1.8V、計測に使うクロックの周波 数は 10MHz、High=1.8V、Low=0V とした。各シミュレー ションでのクロックの測定時間は 4 $\mu$ s とした。

表 1 素子パラメータ Table 1. Circuit parameters.

MOS	W[µm]/L[µm]		
M1,M3	6/0.18		
M2,M4	2/0.18		
M5魈M8	20/0.18		
M9,M10	10/0.18		
M11魈M13	2/0.18		
M14魈M17	6/0.18		
M18魈M22	2/0.18		

C1,C2	5pF	
C3	2pF	
R1魈R4	9kΩ	
R	437.5Ω	
IC	100µA	

## 4·1〉 1 ビットΔ Σ 型 TDC

遅延素子の遅延値  $\tau$ は 1ns と想定し製造プロセスでのば らつきや温度変化の影響などは考慮していない。1 ビット  $\Delta$  $\Sigma$ 型 TDC の出力 Dout の波形を図 10 に示す。時間差に応 じたパルスを出力していることを確認した。CLK1 と CLK2 の時間差 $\Delta$ T が正のとき(CLK1 が先に立ち上がる)、時間差 に比例した 1 を出力する。逆に $\Delta$ T が負のとき(CLK2 が先 に立ち上がる)、時間差に反比例した 1 を出力する。時間差 とそれに応じた 1 の数の関係を表 2 に示す。測定できる時 間差の分解能は 50ps であることがわかる。



#### 表2 入力の時間差と出力

Table 2. Time difference of input clocks & output.

CLK1が先に立ち上がる		CLK2が先に立ち上がる	
時間差(ns)	1の数	時間差(ns)	1の数
0.95	39	0.95	1
0.9	38	0.9	2
0.8	36	0.8	4
0.7	34	0.7	6
0.6	32	0.6	8
0.5	30	0.5	10
0.4	28	0.4	12
0.3	26	0.3	14
0.2	24	0.2	16
0.1	22	0.1	18
0	20	0	20

## <4·2〉 3ビットΔΣ型 TDC

遅延素子の遅延値  $\tau$  は125psとした。3ビット $\Delta \Sigma$ 型TDC の出力 Do1~7の波形を図 11 に示す。1ビット時同様時間差 に応じたパルスを出力していることを確認した。分解能は 図 12 から 7.14ps であることを確認した。



図 11 3 ビット  $\Delta \Sigma$ 型 TDC の出力波形. Fig. 11. Output waveforms of 3-bit  $\Delta \Sigma$  TDC.



図 12 3 ビット  $\Delta \Sigma$ 型 TDC の出力波形 Fig. 12.Output waveforms of 3-bit  $\Delta \Sigma$  TDC.

#### 〈4·3〉 DWA 回路

3 ビットΔ Σ型 TDC に DWA 回路を適用する前後の波形を 図 13 に示す。DWA 後、信号がシフトしていることを確認 した。



図 13 DWA 前後の 3 ビットΔ Σ型 TDC の出力波形. Fig. 13. DWA. inputs & outputs in a 3-bit Δ Σ TDC.

## 5. まとめ

 $\Delta \Sigma$ 型TDCの回路で設計を行いシミュレーションで動作 を確認した。 $\Delta \Sigma$ 型 TDC で2つの繰り返し信号の時間差を 測定できることを示した。さらに DWA を用いたマルチビッ ト構成で高分解能・高精度に測定可能となることを示した。 提案回路は簡単な回路で短時間・高精度タイミング測定が 可能であり、BIST, BOST としての使用が期待できる。

#### 献

文

- (1) J. Moreira, H. Werkmann, "An Engineer's Guide to Automated Testing of High-Speed Interfaces", Artech House (2010).
- (2) B. Young, K. Sunwoo, A. Elshazly, P. K. Hanumolu, "A 2.4ps Resolution2.1mW Second-Order Noise-Shaped Time-to-Digital Converter with3.2ns Range in 1MHz Bandwidth", IEEE Custom Integrated Circuits, SanJose (Sept 2010).
- (3) D.-W. Jee, Y.-H. Seo, H.-J. Park, J.-Y. Sim, "A 2 GHz Fractional-NDigital PLL with 1b Noise Shaping  $\Delta\Sigma$  TDC", IEEE VLSI Circuit Symp.11-4, Kyoto (June 2011).
- (4) 石井正道、上森聡史、小林春夫、土井佑太、小林修、松浦達治、 新津葵一、「デジタル信号時間差測定用回路の構成の検討」第6 6回FTC研究会、大分 (2012年1月20日)
- (6) R. Schreier, G. Temes, "Understanding Delta-Sigma Data Converters", IEEE Press (2005).