

Finite Aperture Time Effects in Sampling Circuit

Asad A. Abidi † Miho Arai † † Kiichi Niitsu † † Haruo Kobayashi † †

† University of California, Los Angeles † † Gunma University

1はじめに

近年、通信・電子計測分野で扱われる送受信信号の高速・高周波化が進んでいる。そこに用いられる信号波形取得のためのサンプリング回路では、信号の高周波化に伴いサンプリング時の非理想特性である有限アーチャ時間がより問題になる。しかしその影響を簡潔かつ正確に記述する理論はまだ確立されていない[1][2]。そこで本論文では有限アーチャ時間の影響によるサンプリング回路の帯域低下式を明示的に導出し、実際の MOS サンプリング回路における SPICE シミュレーション結果と比較することで、その妥当性の検証・評価を行なう。

2 問題設定




図 1 サンプリング回路と有限アーチャ時間

図 1 のサンプリング回路を考える。抵抗 R は信号源インピーダンス(R_{src})+スイッチのオン抵抗(R_{on})である。スイッチオンのトラックモードでは R とホールド容量 C により時定数 $\tau_1 = RC$ の帯域制限が生じる。またスイッチのターンオフ時間(アーチャ時間)がゼロではなく有限の値 τ_2 の場合もサンプリングの際に平均化がなされて帯域制限が生じる、この 2 つの帯域制限の影響を考慮した伝達関数を導出する。

3 導出した有限アーチャ時間の影響の明示式

サンプリング回路で上記 2 つの帯域制限の要因を考慮した下記の伝達関数を導出した[3]。

$$\frac{V_{out}}{V_{in}} = \frac{\text{sinc}(\omega\tau_2)}{\text{sinc}(\omega\tau_2) + j\omega\tau_1} \quad (1)$$

$(\tau_1 = RC, \tau_2 = \tau)$

導出過程を付録に示す。

3.1 有限アーチャ時間の影響の導出式の検証




図 2 SPICE シミュレーション解析に用いた回路

図 2(左)の回路を用いて式(1)の妥当性をトランジスタレベルで検証した。検証には SPICE シミュレーションの Transient 解析を使用し、スイッチには TSMC 0.18μm CMOS の NMOS を使用した。SPICE シミュレーション解析と式(1)から得られる理論値の -3dB 帯域で比較を行った。SPICE 解析に用いた回路パラメータを表 1 に示す。

表 1 回路パラメータ

R	50 Ω
C	1 pF
L	180 nm
W	20 μm
T	0.1 μs
V_{in}	0~300 mV
V_g	0~1.8 V

3.2 検証結果

検証結果を図 3 に示す。




図 3 SPICE 解析と理論式の-3dB 帯域の比較

図 3 から理論値と解析結果が一致していないことがわかる。他のパラメータ値でも一致はしなかった。この理由を次節以降で考察する。

3.3 考察

NMOS のオン抵抗 R_{on} と V_g との関係の SPICE シミュレーション解析結果を図 4 に示す。




図 4 V_g と R_{on} との関係

図 4 から、 V_g が約 0.45V 以下では電圧変化に対して R_{on} が変化しておらず、スイッチが完全にオフしていることがわかる。アーチャ時間とは信号がホールドを開始してからスイッチが完全にオフになるまでの時間であり、 V_g の低電圧領域に対する変化時間をアーチャ時間として含めることはこの定義に反することになる。

一方、 V_g が高い領域では R_{on} は小さく、この電圧領域での変化時間もアーチャ時間として含めるのは妥当でない。

つまり、前節で V_g の変化時間すべてをアーチャ時間として式(1)を計算していたが、これが理論値と解析結果が一致しなかった原因であると解明することができた。

図 2 のゲート電圧波形で考えてみると下図のようになる。




図 5 ゲート電圧で見るアーチャ時間

0~1.8V よりも狭い電圧変化時間が実際のアーチャ時間(実効アーチャ時間)であり、 τ_2 よりも小さい時間であることがわかる。

4 実効アーチャ時間

図 4 を方対数グラフにしたもの図 6 に示す。




図 6 V_g と R_{on} との関係 (log 表示)

図 6 より、点線で囲んだ範囲で R_{on} の特性が大きく変化していることがわかる。つまり、この部分近傍が実効アーチャ時間に対応する電圧変化部分であると考えた。

4.1 実効アーチャ時間の算出

NMOS がオンし始めるゲート電圧点を算出する。オンするまでの領域はサブスレッショルド領域であり、ゲート電圧とコンダクタンスは指数関係にある。まずサブスレッショルド領域のグラフに接線を引く。そして閾値電圧 V_{th} との交点を算出する。この交点をオンし始める点とし、点 A とする。




図 7 NMOS がオンし始めるゲート電圧

NMOS が完全にオンし始める点 B を算出する。点 B は点 A を通り、グラフと交わる線との交点とした。この線をより簡潔に表現するために様々な数値を用いて解析をした結果、式(2)とグラフとの交点が点 B として妥当であると経験的、数値計算的に判断した。

$$y = \left(y(V_{th}) - 9 \times 10^{-8} \frac{W}{L} \cdot V_{th} \right) e^{\left(\frac{x}{V_{th}} - 1 \right)} + 9 \times 10^{-8} \frac{W}{L} \cdot V_{th} \quad (2)$$

式(2)を図 7 に書き入れ、図 8 に示す。




図 8 NMOS が完全にオンするゲート電圧




図 9 実効アーチャ時間を考慮した結果

点 A と点 B との電圧差を算出すると、0.43V であった。この 0.43V の電圧変化時間を実効的なアーチャ時間として考えると、実効アーチャ時間の割合は 0.43/1.8 になる。この結果を図 3 の検証結果に適用する。適用結果が図 9 である。図 9 より、理論値と解析結果がほぼ一致する結果を得ることができた。

4.2 更なる妥当性の検証

この解析方法の更なる検証を行った。まず、ゲート幅だけを変更して解析を行った(200 μm, 20 μm)。ゲート幅ごとの実効アーチャ時間の算出結果を表 2、検証結果を図 10 に示す。

表 2 実効アーチャ時間の算出結果


ゲート幅	200 μm	20 μm	2 μm
R_{on} @ $V_g = 1.8V$	2.7 Ω	27 Ω	274 Ω
実効アーチ チャ時間の割合	0.37/1.8	0.43/1.8	0.44/1.8

図 10 から、ゲート幅を変更しても実効アーチチャ時間を考慮すれば理論値と解析結果がほぼ一致することがわかり、実効アーチチャ時間の有効性を示すことができた。

なお、SPICE シミュレーションでは信号源インピーダンスとして NMOS スイッチに直列に抵抗 Rsrc50Ω を挿入し、理論計算では抵抗値と


してそれにゲート電圧 1.8V 時の NMOS の R_{on} を加えた値を用いた。

以上のように実効アーチャ時間を考慮すれば、理論値と解析結果がほぼ等しくなることが確認できた。




(a-1) 実効アーチャ時間を考慮しない

(a) $W=20 \mu\text{m}$, $C=0.1\text{pF}$, $R_{src}=50\Omega$




(a-2) 実効アーチャ時間を考慮

(a) $W=20 \mu\text{m}$, $C=0.1\text{pF}$, $R_{src}=50\Omega$




(b-1) 実効アーチャ時間を考慮しない

(b) $W=2 \mu\text{m}$, $C=0.1\text{pF}$, $R_{src}=50\Omega$




(b-2) 実効アーチャ時間を考慮

(b) $W=2 \mu\text{m}$, $C=0.1\text{pF}$, $R_{src}=50\Omega$




(c-1) 実効アーチャ時間を考慮しない

(c) $W=200\mu\text{m}$, $C=1\text{pF}$, $R_{src}=50\Omega$




(c-2) 実効アーチャ時間を考慮


(c) $W=200\mu\text{m}$, $C=1\text{pF}$, $R_{src}=50\Omega$




(d-1) 実効アーチャ時間を考慮しない



(d-2) 実効アーチャ時間を考慮

(d) $W=2 \mu\text{m}$ $C=1\text{pF}$, $R_{\text{src}}=50 \Omega$ 

(e-1) 実効アーチャ時間を考慮しない



(e-2) 実効アーチャ時間を考慮

(e) $W=20 \mu\text{m}$, $C=10\text{pF}$, $R_{\text{src}}=50 \Omega$

図 10 様々な条件下での検証結果

5 結論

信号の高周波化が進むにつれてサンプリング回路の非理想特性である有限アーチャ時間の影響の問題は顕著となる。しかしその影響を記述する理論は確立されていない。そこで本論文では有限アーチャ時間の影響によるサンプリング回路での帯域低下式を導出し、その妥当性について検証・評価を行った。

実際の MOS サンプリング回路では NMOS スイッチのゲート立下り時間がアーチャ時間として作用するのではなく、NMOS スイッチのオン抵抗が大きく変化するゲート電圧近傍の変化時間が実効的なアーチャ時間として作用することを解明した。この実効的なアーチャ時間の導出式を考案し、それを用いて導出した式を計算

した結果と SPICE シミュレーション結果は一致することを確認した。

参考文献

- [1] H. Kobayashi, et. al., "Sampling Jitter and Finite Aperture time Effects in Wideband Data Acquisition Systems", IEICE Trans. Fundamentals, vol.IE85-A, no.2, pp.105-117 (Feb. 2001)
- [2] S. Lindfors, et. al., "A 3V 230-MHz CMOS Decimation Subsampler", TCAS-II, vol.50, no.30, pp.105-117(March. 2003)
- [3] A. A. Abidi, et. al, "Finite Aperture Time and Sampling Bandwidth", 電子情報通信学会総合大会(2011年3月)

付録：有限アーチャ時間を考慮したサンプリング回路の伝達関数の導出

ここでは式(1)の導出を説明する。

A. アーチャ時間がゼロの理想的な場合




図 A1: RC サンプリング回路

$$w(t) = \begin{cases} 1 & \text{for } 0 \leq t \leq \frac{T}{2} \\ 0 & \text{for all other } t \end{cases}$$

図 A2: 理想的な矩形波サンプリングパルス

図 A1, A2 の理想的な場合について考える。


図 A1 でサンプリング周期での出力電圧変化は以下のように表すことができ、

$$\begin{aligned} & V_{out}\left(\left(n + \frac{1}{2}\right)T\right) - V_{out}(nT) \\ &= \int_{nT}^{\left(n + \frac{1}{2}\right)T} \frac{V_{in}(t) - V_{out}(t)}{RC} dt \\ &= \int_{-\infty}^{\infty} \frac{V_{in}(t) - V_{out}(t)}{RC} \cdot W(t - nT) dt \quad (\text{A1}) \end{aligned}$$

式(A1)の両辺をフーリエ変換すると次式が得られる。

$$\begin{aligned} & V_{out}(f)\left(1 - e^{-j\frac{\omega T}{2}}\right) \\ &= \frac{1}{RC}\{V_{in}(f) - V_{out}(f)\} \cdot \frac{T}{2} \operatorname{sinc}\left(f\frac{T}{2}\right) \cdot e^{-j\frac{\omega T}{4}} \quad (\text{A2}) \end{aligned}$$

2.2 アーチャ時間が有限の場合



(a) 台形波 $\tilde{w}(t)$ (b) 三角波 $\Lambda(X)$

図 A3 台形波と三角波スイッチングパルス

図 A3(a)のサンプリングパルスを使用したときの立下り時間 τ_2 をアーチャ時間として考える。




図 A10 台形波の算出

台形波サンプリングパルス $\tilde{w}(t)$ は図 A4(a)大三角波から(b)小三角波を減算して得られる。

$$\tilde{w}(t) = \frac{T}{4\tau} \Lambda\left(\frac{t}{T/4}\right) - \left(\frac{T}{4\tau} - 1\right) \Lambda\left(\frac{t}{T/4 - \tau}\right) \quad (\text{A3})$$

式(A3)をフーリエ変換すると

$$\begin{aligned} \tilde{W}(f) &= \frac{1}{\tau} \left\{ \frac{T^2}{16} \operatorname{sinc}\left(\frac{fT}{4}\right) \right. \\ &\quad \left. - \left(\frac{T}{4} - \tau\right)^2 \operatorname{sinc}^2\left(f\left(\frac{T}{4} - \tau\right)\right) \right\} \quad (\text{A4}) \end{aligned}$$

となり、台形波サンプリングパルス $\tilde{w}(t)$ のフーリエ変換 $\tilde{W}(f)$ を得ることができた。

ここで理想的な場合について考えると、式(A2)は矩形波に対する式であり、式(A2)の矩形波要素は右辺第三項に含まれている。したがって、その項を台形波要素の項(式(A4))で置き換えることで、式(A2)は台形波に対する式に変形することができる(式(A5))。

$$\begin{aligned} & V_{out}(f)\left(1 - e^{-j\frac{\omega T}{2}}\right) \\ &= \frac{1}{RC}\{V_{in}(f) - V_{out}(f)\} \cdot \tilde{W}(f) \cdot e^{-j\frac{\omega T}{4}} \quad (\text{A5}) \end{aligned}$$

式(A3)を変形することで、式(1)を導出できた。これがアーチャ時間の影響を考慮した RC サンプリング回路における伝達関数である。

$$\frac{V_{out}}{V_{in}} = \frac{\operatorname{sinc}(\omega\tau_2)}{\operatorname{sinc}(\omega\tau_2) + j\omega\tau_1} \quad (1)$$

$(\tau_1 = RC, \tau_2 = \tau)$