シグマデルタ型タイムデジタイザ回路の検討

上森 聡史* 土井 佑太 小林 春夫 (群馬大学) 小林 修 (STARC) 松浦 達治 新津 葵一 (群馬大学)

Sigma-Delta Time-to-Digital Converter Architecture Satoshi Uemori^{*}, Yuta Doi, Haruo Kobayashi (Gunma University) Osamu Kobayashi (STARC) Tatsuji Matsuura Kiichi Niitsu (Gunma University)

This paper describes a sigma-delta-type time-to-digital circuit for high-speed IO interface circuit testing. We show its structure and operation principle. Especially we propose a multi-bit-type sigma-delta time-to-digital circuit, where mismatches among delay cells in delay-lines degrades the linearity but the data-weighted averaging algorithm improves the linearity of the overall time-to-digital converter. Our MATLAB simulation results verify these.

キーワード: タイムデジタイザ,時間計測,シグマデルタ変調,マルチビット,高速 IO 回路テスト (Time-to-Digital Converter, Time Measurement, Sigma-Delta Modulation, Multi-bit, High-Speed IO Interface Circuit Testing)

1. はじめに

この論文では2つの繰り返しクロック間の時間差を高時 間分解能・簡単な回路で計測するための、シグマデルタ型 タイムデジタイザ回路の構成と原理を記述する。とくにマ ルチビット型の構成を提案する。内部の遅延線の遅延セル のミスマッチ影響を Data Weighted Averaging Algorithm で軽減させ、タイムデジタイザの線形性を向上させること ができる。提案構成は DDR でのデータ、クロック間の時間 差を高速にデジタル出力として計測すること等に用いるこ とができる。[1] MATLABシミュレーションによりこれ らの基本動作を確認した。

2. シグマデルタ型 TDC の構成

〈2·1〉 シグマデルタ型 TDC の構成と動作

シグマデルタ型 TDC の全体構成を図1に示す。遅延素子 と積分器、比較器、マルチプレクサから構成される。2つの クロック信号 CLK1, CLK2 を入力し、立ち上がりタイミン グ間隔 T を測定する回路である。

CLK1, CLK2 はそれぞれ比較器出力 Dout の結果である 0, 1 に応じて、そのまま何もせずに信号を通す経路か、遅延経 路を通して信号を遅らせるかが選択される。その後に出力 された信号をそれぞれ CLK1a と CLK2a とする。CLK1a と CLK2a のうち、速い方の信号を Mask 信号とし、Mask 信号とそれぞれのクロックとの論理積をとる。その出力結 果を CLK1b と CLK2b とし、この両信号の時間差 CLKin を出す。その時間差 CLKin を電圧に変換し、電圧モードで 積分して INTout を出力する。この出力結果 INTout を比較器 によりゼロと比較し、最終的な出力結果 Dout を求める。 CLK1 が速い場合には時間差を求めたときに正となるため 積分した後の比較結果は1となり、次のクロックでは CLK1 は遅延の経路が選択され、CLK2 はそのまま信号を通す経 路が選択される。逆に CLK2 が速い場合には時間差を求め たときに負となるため積分した後の比較結果は0 となり、 次のクロックでは CLK2 が遅延の経路側を選択されること になる。最終的には、比較器から出力された1 の数から、 クロック間の立ち上がりタイミング間隔を求める。

比較器を動作させるクロック CK はタイミングジェネレ ータを用い、CLK1b, CLK2b の立ち下がり後に Taだけずら して発生させる。

図2に比較器出力が0,1それぞれの場合のタイミングチャートを示す。







図 2 シグマデルタ型 TDC のタイミングチャート. (a) Dout=1 のとき. (b) Dout=0 のとき.

Fig. 2. Timing diagram of Sigma-Delta TDC. (a) In case $D_{out}=1$. (b) In case $D_{out}=0$.

〈2・2〉 マルチビットシグマデルタ型 TDC の構成と動作 図 3 にマルチビットシグマデルタ型 TDC の構成を示す。 マルチビットシグマデルタ型 TDC の場合は比較器として Flash 型の AD 変換器を用い、温度計コードとしてビット分 の出力がされる。また、遅延素子とマルチプレクサの数も 増え、N ビットのシグマデルタ型 TDC とするには、(2^{N-1}) 個の遅延素子とマルチプレクサが必要とされる。

動作としては単一ビットの場合と同様で CLK1, CLK2 を 入力し、出力結果 Dout によって信号を遅延させる。Mask 信号を求めて各信号との論理積をとった後、その時間差 CLK_{in}を求める。それを電圧モードで積分し、結果である INT_{out}を Flash 型 AD 変換器を用いて変換する。その出力 の温度計コードの結果 D_{out} により、それぞれの信号が次の クロックで通される経路を選択される。そのため単一ビッ トの場合とは異なり、各信号の遅延時間は Flash 型 AD 変 換器の出力結果によって変化する。クロック間の立ち上が りタイミング間隔は Flash 型 AD 変換器から出力された 1 の数から求める。

点線枠で囲まれた部分はマルチビット DTC であり、通常 の $\Delta \Sigma$ ADC でのマルチビット DAC に対応する。マルチビ ット DTC 内の遅延素子 τ の相対ばらつきにより、DTC の 非線形性やシグマデルタ型 TDC 全体の非線形性を引き起こ してしまい、測定の誤差原因となってしまう。そのため、 Element Rotation [2] によってその影響を軽減させる。



Fig. 3. Architecture of multi-bit Sigma-Delta TDC.

3. Element Rotation Logic の構成と動作

Element Rotation Logic のブロック図と動作を図4に示 す。シフト回路とその制御入力から構成される。

この Element Rotation 回路を用いていない場合には、前 の入力に関わらず、入力された S_1 から S_N は t_1 から t_N と等 しくなるため、常に同じ位置で信号が入力される。したが って入力が温度計コードのようなものの場合には 0 もしく は 1 ばかりが入力される個所が出てくる。しかし、Element Rotation 回路を用いた場合では、前のクロックで 1 がどこ まで入力されたか(前の入力である d とそれまでのシフト 量)を記憶し、次の入力時にはポインタを用いて前の入力 で 1 が出た次の位置へと開始位置をずらす動作をする。図 を例に、最初の入力ではシフトせずに S_1 から開始し、次の 入力では前の入力が 1 であったことから 1 シフトした S_2 か ら開始、次の入力では前の入力が 3 でそれ以前に 1 シフト していたので計 4 シフトして S_5 から開始という動作をす る。それにより、 S_1 から S_N では、ある程度均等に 0 と 1 が出力される。



図 4 Element Rotation 回路の動作 Fig. 4. Operation of Element Rotation Logic.

マルチビットシグマデルタ型 TDC のマルチビット DTC 部分に Element Rotation(Data Weighted Averaging アル ゴリズム)を適用した図を図 5 に示す。Flash 型 AD 変換器 から出力された温度計コードを用いてマルチビットシグマ デルタ型 TDC 内のマルチプレクサを制御した場合、同じ遅 延素子ばかりが使用されることになる。このとき、遅延素 子に遅延誤差がなければ問題はないが、実際には遅延ばら つきがあるため、その影響が非線形性として現れてしまう。 そこで、Element Rotation 回路により遅延ばらつきの影響 を抑える。同じ遅延素子ばかりを使うことなく、全ての遅 延素子を使うため遅延ばらつきの影響を軽減させることが できる。すなわち遅延セルの選択を均等化し、遅延ばらつ き $\Delta \tau$ の影響を高周波側に押しやる(ノイズシェープする)。







図 6 Element Rotation によるノイズシェープ Fig. 6. Noise shaping by Element Rotation Logic.

4. マルチビットシグマデルタ型 TDC への Element Rotation Logic の適用

マルチビットシグマデルタ型 TDC に Element Rotation Logic を適用した図を図 7 に示す。Flash 型 AD 変換器か らの出力を Element Rotation 回路に入力し、そこからの 出力をマルチビット DTC の各マルチプレクサの制御信号 とする。

Element Rotation 回路内で1クロック前の Flash 型 AD 変換器からの1の出力数を記憶させ、次のクロックではそ の分シフトさせた位置から1が入力されるようにする。全 体の動作は Element Rotation 回路を入れていない場合と 同様であり、制御信号として1が入力されたときには遅延 セルの経路を通す。この動作が各マルチプレクサで行われ る。動作として異なるのは、均等に遅延セルを使用するよ うになっていることである。そのため、遅延ばらつきの影 響を減少させることができる。



図 7 Element Rotation を適用したマルチビット TDC Fig. 7. Multi-bit TDC using Element Rotation Logic.

5. シミュレーションによる動作の確認

ここでは MATLAB シミュレータを用いて、シグマデル タ型 TDC の動作の確認を行う。

 く5・1> シングルビットシグマデルタ型 TDC の動作確認 シミュレーション条件として、遅延セルの遅延時間 τ を τ=1msとし、CLK1, CLK2 間の立ち上がりタイミング間 隔 T を 0.05ms 刻みで T=-0.9ms から T=0.9ms まで変化さ せた。また、出力される数(比較器で比較され、Dout が出 力される回数)は 100 点となるようにした。

この条件でシングルビットのシグマデルタ型 TDC のシ ミュレーションを行い、クロック間の立ち上がりタイミン グ間隔Tに対する1が出力された数をプロットしたものを 図8に示す。

クロック間の立ち上がりタイミング間隔により1の出力 される回数が変化し、また、その値は線形に変化している。



図8 1ビットシグマデルタ型 TDC のクロック間立ち上が りタイミング間隔に対するコンパレータ出力1の出力数

Fig. 8. Number of 1's for comparator output with respect to the rising edge timing difference between CLK1 and CLK2 (in 1bit Sigma-Delta TDC case).

〈5·2〉 マルチビットシグマデルタ型 TDC の動作確認

シミュレーション条件として、DTC の部分を 3 ビット の DTC へと置き換え、遅延セルの遅延時間 $\tau & \tau = 1$ ms とし、クロック間の立ち上がりタイミング間隔 T を 0.5ms 刻みで T=-6ms から T=6ms まで変化させた。また、出力 される数を 100 点となるようにした。最終的な出力は Flash 型 AD 変換器からの温度計コード出力を足し合わせ ているので 100×(2^{bit}-1)=700 点となる。

この条件で3ビットのシグマデルタ型 TDC のシミュレ ーションを行い、クロック間の立ち上がりタイミング間隔 Tに対する1の出力された数をプロットしたものを図9に 示す。

1 ビットのシグマデルタ型 TDC の出力結果と同様に、 クロック間の立ち上がりタイミング間隔により1の数が線 形に変化している。



図 9 3 ビットシグマデルタ型 TDC のクロック間立ち上が りタイミング間隔に対する1の出力数

Fig. 9. Number of 1's for comparators outputs with respect to the rising edge timing difference between CLK1 and CLK2. (in 3bit Sigma-Delta TDC case).

次に、遅延セルに遅延ばらつきがあった場合について記 す。シミュレーション条件としては、遅延セルの遅延時間 以外は先程と同様であり、遅延時間を表1のようにした。 このとき、遅延ばらつきはガウス分布でランダムに生成 し、平均が τ =1ms であり最大で τ の±10%程度の誤差と なるように設定した。表1はシミュレーション時に上の条 件で得られた遅延時間のパラメータである。

この条件でシミュレーションを行い、遅延ばらつきのない理想状態でのマルチビットシグマデルタ型 TDC の出力 結果との差を求めてプロットしたものを図 10 に示す。破 線が Element Rotation 回路無しの場合である。



図 10 遅延ばらつきのない場合とある場合の1の出力数の 差



<5・3〉 Element Rotation 回路を適用したマルチビットシグマデルタ型 TDC の動作確認

シミュレーション条件としては遅延ばらつきがあった場 合と同様の条件を用い、Flash 型 AD 変換器と 3 ビットの DTC との間の部分に Element Rotation 回路を適用してか らシミュレーションを行った。結果を図 10 に実線で示す。

次に、Element Rotation は遅延ばらつきによる出力の非 線形性の影響を減少させることが目的であったので、どの 程度影響するのかを確認する。確認方法としては、立ち上 がりタイミング間隔に対して1の出力数をプロットした図 において1の数が最少と最大となる部分を結び、その直線 と元の出力の差を求めた。この直線からのずれが小さいほ ど線形であるということができる。

Element Rotation 回路を適用していない場合と適用した 場合の直線との差をそれぞれ求めてプロットしたものを図 11 に示す。Element Rotation 回路を用いることにより、直

表1 遅延ばらつきがある場合の遅延時間シミュレーション値

| Table 1. simulation parameter. | | | | | | | | |
|--------------------------------|------|----------|------|------|----------|------|----------|-------|
| | τ1 | $\tau 2$ | τ3 | τ4 | τ 5 | τ6 | τ 7 [ms] | τ 合計値 |
| CLK1 経路 | 1.02 | 1.01 | 1.03 | 0.99 | 0.95 | 1.04 | 1.04 | 7.08 |
| CLK2 経路 | 1.04 | 1.04 | 1.04 | 0.92 | 1.03 | 0.98 | 1.03 | 7.08 |

線との差が約 6 点程度あり非線形だった出力結果が、±1 点以内の差となった。このことから、Element Rotation 回路を用いることで遅延ばらつきの影響を軽減させることができ、出力を線形にすることができると考えられる。



図 11 遅延ばらつきのない場合とある場合の INL. Fig.11. INL in cases with and without mismatches among delay cells

6. まとめ

シグマデルタ型タイムデジタイザ回路について、シング ルビットの場合およびマルチビットの場合の検討を行っ た。また、遅延セルに遅延ばらつきがあった場合の検討を 行い、その影響を軽減させるために Element Rotation 回路 を適用したときの有効性を MATLAB シミュレーションで 確認した。

今後はより高次の構成も検討していきたい。[3,4,5]

文 献

- (1) J. Moreira, H. Werkmann, An Engineer's Guide to Automated Testing of High-Speed Interfaces, Artech House (2010).
- (2) R. Schreier, G. Temes, Understanding Delta-Sigma Data Converters, IEEE Press, 2005.
- (3) D.-W. Jee, Y.-H. Seo, H.-J. Park and J.-Y. Sim A 2 GHz Fractional-N Digital PLL with 1b Noise Shaping Δ∑ TDC, IEEE VLSI Circuit Symp. 11-4, Kyoto (June 2011 June)
- (4) B. Young, K. Sunwoo Á. Elshazly, P. K. Hanumolu, "A 2.4ps resolution 2.1mW second-order noise-shaped time-to-digital converter with 3.2ns range in 1MHz bandwidth," IEEE Custom Integrated Circuits, San Jose (Sept. 2010)
- (5) Y. Cao, P. Leroux, W. D. Cock, M. Steyaert, "A 1.7mW 11b 1-1-1 MASH Δ∑ time-to-digital converter," ISSCC (Feb. 2011)