高精度・低消費電力サイクリックADCの自己校正法の検討

劉 羽* 新井薫子 小林春夫 松浦達治(群馬大学)

小林修(STARC) 高井伸和(群馬大学) 新津葵一(名古屋大学)

Self-Calibration Technique of High-Precision Low-Power Cyclic ADC

Yu Liu, Yukiko Arai, Haruo Kobayashi, Tatsuji Matsuura (Gunma Univ.)

Osamu Kobayashi (STARC) Takai Nobukazu (Gunma Univ.), Kiichi Niitsu (Nagoya Univ.)

Abstract: This paper presents a self-calibration technique of a cyclic ADC for high precision and low power. In this technique the cyclic ADC is composed of two comparators, an MDAC, an amplifier by a factor of 2.0, digital calibration logic and a reference DAC (whose resolution is the same as that of the cyclic ADC). The cyclic ADC works in two modes; high-power mode and low-power mode. In high-power mode, the bias currents in the amplifier are large so that the amplifier works with high precision and the capacitor mismatches associated with the MDAC are measured. In low-power operation mode, the bias currents are low and we can also measure the amplifier error effects in this mode. In normal operation, the cyclic ADC works in low power mode with calibration based on these measured errors. + - 9 - F : + 4 / 2 = 0 ADC, 乘算型 DAC, 容量ミスマッチ, 有限ゲイン誤差, デジタル自己校正法 (cyclic ADC, multiplying DAC, capacitor mismatch, amplifier finite gain, digital self-calibration)

1. はじめに

トランジスタのプロセス微細化によりトランジスタ利得 低下、素子ばらつき増加のためアナログ回路の性能確保が困 難になってきている。その中で微細化の恩恵を受けるデジタ ル回路を用いてアナログ回路の特性の誤差やばらつきを補 正するデジタル自己校正技術が注目されている。特に AD 変 換器にデジタル自己校正技術を適用した研究開発が活発に 行われている。[1-5]

サイクリック AD 変換器はほかの AD 変換器に比べて構造 が簡単、面積が小さく、分解能に依らず構成が同じ(分解能・ サンプリングスピードの再構成が比較的容易に可能)という 利点がある。[6]しかし、内部 DAC 内の容量ミスマッチや オペアンプ有限ゲイン誤差といった問題がある。これらによ り、AD 変換器の特性(線形性)に大きい影響を与える。

本論文はサイクリック AD 変換器における乗算型 DAC 内 の有限ゲイン誤差や容量ミスマッチの影響についてデジタ ル自己校正法を提案し、Matlab シミュレーションで有効性を 確認した。 提案自己校正により、サイクリックADC内のMDAC回 路の容量を小さくでき(それのために生じるミスマッチを補 正できるので小面積で容量充放電の電力が小)、また通常動 作時のアンプは低消費電力で動作可能になる。

- 2. サイクリック ADC
- 2-1 サイクリック ADC の構成と動作



図1 サイクリック ADC の構成

Fig.1 Cyclic ADC block diagram

サイクリック ADC の構成を図1に示す。その動作は次の ようになる。入力電圧 Vin(Va)が入力され、コンパレータ (1.5bit ADC) で比較され、デジタル出力 Dout を出力する。 この Dout に対応する乗算型 DAC の出力電圧 Vb が出力さ れ、入力電圧 Vin との残差 Vc=Va-Vb を得る。残差 Vc はオ ペアンプで増幅され、MDAC 出力 Vout(次のサイクルでの 入力電圧 Va)となる。

2-2 サイクリック ADC の回路構成





Fig.2 Circuit of cyclic ADC.

図2にサイクリック ADC の構成を示す。実線の部分は2 つのコンパレータを示す。破線の部分は乗算型 DAC 出力電 圧 Vout でΦ1オフ、Φ2オンで Cb に充電され、Φ1オン、 Φ2オフでアンプの負入力にフィードバックさる。Vout は次 のサイクルでの入力電圧 Va となる。以下これと同じ演算を 繰り返す。このように1サイクル毎で分解能が 1bit 増える。 サイクリック ADC ではサイクル数を増やすことで高分解能 になるが、高速サンプリングには適さない。

理想な伝達特性は Vout=2*Vin-Dout*Vref となる。

3.有限ゲイン誤差と容量ミスマッチの影響

MDAC 内オペアンプの有限ゲイン誤差がある時、ADC の 出力電圧は図3(a)のようになり、Vout=0の点が不動点であ る。容量ミスマッチがある時、ADC の出力電圧は図3(b)の ようになり、Vout=0,±Vref の点が不動点である。





これらの誤差によりミス・コードが出てしまい、ADC 線形 性を劣化させる。次節でこれらの補正を検討する。

4.乗算型 DAC 動作により伝達関数を算出

サンプリングモード(図4 (a)): スイッチΦ1がオンで、 乗算型 DAC がサンプリングモードとなり、Vin が入力電圧 Va として入力される。この時 Cs と Cf にそれぞれ次の電荷 が蓄えられる。

Qf=Cf*Vin、Qs=Cs*Vin

増幅モード(図4(b)):Φ1がオフ、Φ2がオンで、乗算型 DACが増幅モードとなる。この時、Cf、Csの容量の電荷の 移動が起き、Cf、Csに蓄えられる電荷Qf、Q'sが次式で示 される値になる。

Q'f=(Vout-V1)*Cf、Q's=(VDAC-V1)*Cs





(b)



図4 乗算型 DAC の動作

(a)サンプリングモード (b) 増幅モード (c) サンプリン
 グモード (次回転) (d) 増幅モード (次回転)

Fig.4 Operation of multiplying DAC.

(a) Sampling mode. (b) Amplification mode. 電荷保存則で-Q's-Q'f=-Qs-Qfを得て、V1=Vout/Aの式を 展開し、Cs と Cfの伝達関数中での関係は式(1)となる。

$$Vout = \frac{Vin\left(1 + \frac{Cs}{Cf}\right) - D * VDAC * \frac{Cs}{Cf}}{1 + \left(\frac{Cf + Cs}{Cf} * \frac{1}{A}\right)} \approx \left(1 - \frac{1}{A\beta}\right) [Vin\left(1 + \frac{Cs}{Cf}\right) - D * VDAC * \frac{Cs}{Cf}]$$

.....(1)

オペアンプの利得を A、帰還関数を B=Cs/(Cs+Cf)、容量ばら つきを em=(Cs-Cf)/Cf、 有限ゲイン誤差を efg=1/AB とす ると、式(1)は式(2)になる。

$$Vout = (1 - efg)[(1 + \frac{em}{2}) * 2Vin - (1 + em)D * Vref]$$
.....(2)

式(2)は誤差を考慮した伝達関数である。ここで、オペアンプ の利得 A が無限大であれば、efg が 0 になり、回路の誤差は em のみとなる。また、em と efg の両方が 0 になる時、伝達 関数は理想の場合となる。

Φ1とΦ2が切り替えると、CfとCsの電荷が移動し(図 4 (b)参照)、Cbに電荷が蓄える。システムが一回転の動 作をした後、またスイッチが切り替え、Φ'1がオフからオン になり、Cbに蓄えられた電荷が移動する(図4 (c)参照)。 これらの電荷はCbからマルチプレクサ回路に戻り、次の回 転の入力電圧となる。前回転と同じように動作する(図4 (d) 参照)。スイッチのタイミングチャートを図5で示した。





Fig.5 Timing chart of switch.

5.サイクリックADCのデジタル自己校正法の提案 5-1 デジタル自己校正法の原理

提案自己校正システムを図6に示す。自己校正の際に、高 精度・高分解能を実現するため、サイクリック ADC と同じ 分解能のリファレンス DAC を設ける。(このリファレンス DAC は動作スピードは遅くてよい。) 1サイクル毎にデジタル出力 Dout (サイクリック変換した 後、2進重みを合成した k-bit のデータ)が出力される。こ の出力 (Dout) とリファレンス DAC の入力 (Din) の差 (eout) は誤差である。伝達関数により、有限ゲイン誤差と容量ミス マッチのそれぞの誤差係数を持ち、Wb (有限ゲイン誤差係 数)とWf (容量ミスマッチ係数)がシステムに組み込まれ ている。WbとWfを平均自乗誤差(LMS)アルゴリズムで最 適化し、メモリに格納する。eout が0になったときに自己校 正を完了とする (図7参照)。





Fig.6 Proposed self-calibration system for cyclic ADC



図7 提案自己校正の動作

Fig.7 Operation of the proposed self-calibration.

5-2 回路誤差分析と数学モデル

システムの自己校正モードで、乗算型 DAC を高電力モー ドとし、オペアンプ利得を非常に大きく(ここでは無限大と 近似)する(図4参照)。伝達関数で、有限ゲインの影響が なく回路に影響を与える誤差は容量ミスマッチ誤差(誤差係 数をWfとする)のみと考える。

回路が通常モードの場合は、この時測定した誤差は容量 ミスマッチと有限ゲイン誤差両方を含んでいる誤差である。 容量ミスマッチ誤差を除けば、残った分は有限ゲイン誤差 (誤差係数をWbとする)と考える。

図8のように (Dout はサイクリック変換した後、2 進重み を合成した k-bit のデータ)、回路が高電力モードとなり、 Wf1を基準にし、回路を k サイクル動作して Wfを測定する。 また回路が通常モードに戻り、k+1 回転動作して Wb を測定 する。k+1 回転を動作する理由は 1 回目回転の有限ゲイン誤 差をデジタル的に測定するため、2 回目回転の subADC を用 い、1 回目回転の有限ゲイン誤差を測定する。このように、 各回転の誤差係数の関係が図8となる。数学モデルもこの関 係で立てる。



図8 サイクリック ADC の誤差分析

Fig.8 Error analysis of cyclic ADC.

 $eout1 = Din - Dout1 = Vin \left[1 - Wb1(1 - efg) \left(1 + \frac{em}{2} \right) * 2 \right] + D1 [Wb1(1 - efg)(1 + em) - Wf1]$(3)

式(3)の第1項と第2項が0であれば、eout1は0となる。 Din と Dout1 が同じであるため、自己校正が完了と考える。 1サイクルの動作をすると、式(3)により

 $Wb1 = \frac{1}{2*(1-efg)(1+\frac{em}{2})} \qquad Wf1 = \frac{1}{2*(1+em)(1+\frac{em}{2})}$

となる。Wb1 とWf1 が上の式に収束する。また、k サイク ルを動作すると、誤差係数は

 $Wbk = \frac{1}{[2*(1-efg)(1+\frac{em}{2})]^k} \quad Wf1 = \frac{1}{2*(1+em)(1+\frac{em}{2})}$

となる。Wbk とWfk が上の式に収束する。

6.シミュレーションによる提案手法の確認

提案自己校正を Matlab シミュレーションで確認した。(分 解能 12bit、有限ゲイン誤差 14%、容量ミスマッチ 2%)の



場合、Cyclic ADC 線形性を図9で示す。

Fig.9 DNL and INL of cyclic ADC

デジタル自己校正した後(図9参照)、提案自己校正によ りサイクリック ADC の線形性が改善されることがわる。 正弦波入力に対するADC出力結果を図10に示す。



図10 サイクリック ADC のパワーパワースペクトル特性

Fig.10 Power spectrum of cyclic ADC

ADC の有効 bit 数が 4.46(自己校正前)から、10.93bit (自己校正後)に改善した。

また各サイクルの補正係数を表1で示す。

表1 各サイクルでの補正係数

Table.1 Correction coefficients for each cycle

Wf1=0.4853	Wb1=0.5756
Wf2=0.4853	Wb2=0.3313
Wf3=0.4853	Wb3=0.1907
Wf4=0.4853	Wb4=0.1098
Wf5=0.4853	Wb5=0.0632
Wf6=0.4853	Wb6=0.0364
Wf7=0.4853	Wb7=0.0209
Wf8=0.4853	Wb8=0.0120
Wf9=0.4853	Wb9=0.0069

Wf10=0.4853	Wb10=0.0040
Wf11=0.4853	Wb11=0.0023
Wf12=0.4853	Wb12=0.0013

7.まとめとコメント

サイクリックADCの自己校正法を提案し Matlab シミュ レーションで有効性を確認した。次の知見を得た。

1.サイクリック ADC では、何サイクル動作でも同じ回路 なので、誤差係数が規則的である数学モデルが立てられた。

2.有限ゲイン誤差係数は回転数が増加するに従い、後段回 転で有限ゲインの誤差が0に近づく。

3. 量子化誤差などが拡大されると考えているため、有限ゲ イン誤差はサイクリック ADC の回転数が増えるにつれて、 回路に影響が大きい。

提案手法はたとえば 12bit 分解能のサイクリック ADC に 対して 12bit 分解能・精度の参照 DAC が自己校正のために 必要であるがこの参照 DAC は動作がスピードは遅くてよい。

参考文献

 A. Verma, B. Razavi, "A 10b 500MS/s 55mW CMOS ADC", IEEE ISSCC (Feb. 2009).

- [2] F. Maloberti, Data Converters, Springer (2007).
- [3] 小川智彦,松浦達治,小林春夫,高井伸和,堀田正生,傘 昊,阿部彰,八木勝義,森俊彦,"逐次比較近似 ADC コン パレータ・オフセット影響の冗長アルゴリズムによるディ ジタル補正技術,"電子情報通信学会誌 和文誌 C, Vol.J94-C, no.3 (2011 年 3 月)
- [4] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori, "SAR ADC Algorithm with Redundancy and Digital Error Correction", IEICE Trans. Fundamentals, vol.E93-A, no.2, (Feb. 2010).
- [5] T. Yagi, K. Usui, T. Matsuura, S. Uemori, Y. Tan, S. Ito, H. Kobayahsi, "Background Self-Calibration Algorithm for Pipelined ADC Using Split ADC Scheme", IEICE Trans. on Electronics, Vol.E94-C,No.7, pp. 1233-1236 (July 2011).

[6] P. G. A. Jespers, Integrated Converters, D to A and A to D Architectures, Analysis and Simulation, Oxford University Press (2001)