シグマデルタ TDC を用いた位相ノイズ測定手法(2)
- 回路レベル検討 平林 大樹* 針谷 尚裕 大澤 優介(群馬大学)
新津 葵一(名古屋大学) 小林 修(STARC)
山口 隆弘 小林 春夫(群馬大学)

Phase Noise Measurement Using Sigma Delta TDC (2) - Circuit Level Consideration -

Daiki Hirabayashi^{*}, Naohiro Harigai, Yusuke Osawa (Gunma University), Kiichi Niitsu (Nagoya University), Osamu Kobayashi (STARC), Takahiro J. Yamaguchi, Haruo Kobayashi (Gunma University)

キーワード: 位相ノイズ測定,時間-ディジタル変換器,シグマデルタ変調,PLL テスト (Phase Noise Measurement, Time-to-Digital Converter, Sigma Delta Modulation, PLL testing)

1. はじめに

近年、半導体製造プロセスの微細化に伴い、トランジス タ1つあたりの半導体製造コストは減少しているが、テス トコストは増加している。それに伴い、低コスト・高品質 であるテスト技術が要求される⁽¹⁾。PLL (Phase Locked Loop)をテストするときに重要となるのが、ジッタ・位相 ノイズの評価である。オンチップでジッタ・位相ノイズを 試験する回路はすでに提案されている⁽²⁾⁽³⁾が、論文⁽²⁾のオン チップ・ジッタ測定回路では、周波数特性を得るのが困難 である。また、論文⁽³⁾に示されている PLL の位相ノイズ測 定では、通常のフラッシュ型 TDC (Time-to-Digital Converter)が用いられているが、フラッシュ型 TDC では 測定分解能を高くすることが困難である。

そこで本論文では、高時間分解能で位相ノイズ測定を可 能にするために、シグマデルタ TDC を用いる手法を提案す る。シグマデルタ TDC は小面積で実装可能であり、測定時 間が長いほど測定分解能が向上する⁽⁴⁾⁽⁵⁾。提案手法のシミュ レーションは、180nm CMOS プロセスを使用した。シグマ デルタ TDC の出力波形を FFT (Fast Fourier Transform) することによって、10.24 MHz の入力クロックの位相ノイ ズを測定できることを確認した。

2. シグマデルタ TDC を用いた位相ノイズ測定

〈2·1〉シグマデルタ TDC の構成

図 1 にシグマデルタ TDC の全体構成を示す。シグマデル タ TDC は遅延素子 τ 、マルチプレクサ、位相比較器、積分 器、コンパレータによって構成されている。シグマデルタ TDC は、クロック信号 CLK1 と CLK2 が入力された際の 立ち上がり時間差 ΔT を測定する。入力された CLK1, CLK2 はそれぞれマルチプレクサによって、比較器出力 Dout に応じて経路が制御される。マルチプレクサを通過後 の信号は、位相比較器によりこれらの信号の時間差に応じ たパルスを出力する。その後、その出力パルス幅に応じた 電圧に変換し、電圧モードで積分して出力する。さらに、 積分器の出力をコンパレータによりゼロと比較し、最終的 な出力 Dout を求める。CLK1 の立ち上がりタイミングが速 い場合には時間差を求めたときに正となるため、積分後の コンパレータ出力は"1"となり、次のクロックでは CLK1 は遅延の経路、CLK2 はそのまま信号を通す経路がそれぞ れ選択される。CLK2 が速い場合には時間差を求めたとき に負となるため、積分後のコンパレータ出力は"0"となり、 選択される経路はさきほどの場合とは逆となる。

図2にシグマデルタTDCの出力特性と測定可能範囲を示 す。シグマデルタTDCは繰り返しクロックの時間差を測定 するのに適している。積分型 ADC (Analog-to-Digital Converter) と同様に、シグマデルタTDC は測定時間が長 いと高時間分解能で時間差 ΔT を測定することができる。 シグマデルタTDC は、入力の時間差に比例して"1"が出 力されるため、コンパレータから出力された"1"の数から クロック間の立ち上がり時間差 ΔT を測定することができ る。また、入力クロックの時間差 ΔT の測定可能範囲は、 - $\tau < \Delta T < \tau$ である。

〈2·2〉位相ノイズ測定原理

シグマデルタ TDC を用いた位相ノイズの測定原理を図3 に示す。位相ノイズがない信号の場合、2つの入力クロック CLK1 と CLK2 の時間差は常に一定であるため、シグマデ ルタ TDC の出力スペクトルは DC 成分のみに出現する。ノ イズフロアの成分はデルタシグマ変調によってノイズシェ ープがかかるため、周波数が高くなるにつれてフロアが上 昇する。しかし、入力クロックに位相ノイズが存在する場合、2つの入力クロックの時間差はクロック周期毎に変化する。したがって、シグマデルタ TDC の出力スペクトルには2 つの入力クロックの時間差の変動が現れることになるため、位相ノイズの測定が可能となる。

〈2·3〉位相ノイズ測定の数式議論

図4にシグマデルタTDCを用いた位相ノイズ測定の構成 を示す。位相ノイズを含む被試験クロック CUT と位相ノ イズの少ない基準クロック REF との時間差をシグマデル タTDCにより測定する。シグマデルタTDCの出力信号か ら得られるディジタルコードをFFT することで、被試験ク ロックの位相ノイズを測定できる。本節では数式を用いて、 位相ノイズが測定できることを述べる。

図4において、2つのクロック CUT と REFの周期を T と した時、クロック CUT の正弦波近似は以下の式で表すこと ができる。

(where, $f_{in} = 1/T$)

ここで、*(d)* は位相である。また、立ち上がりエッジのゼ ロクロス点変動関数 (m) とすると、立ち上がりエッジの m 番目のゼロクロス点は次のようになる。

 $2\pi f_{in}(mT + \tau(m)) + \phi(mT) = 2\pi m....(2)$

 $:: \phi(mT) = -2\pi f_{in}\tau(m)$ (3)

ここで、 ((m1) が時間領域で表した位相ノイズである。したがって式(3)より、(m) の成分によって位相ノイズが決定される。

r(m) が単一正弦波の位相変動である場合を考える。この とき、

 $\tau(m) = T \cdot \alpha_j \cdot \sin(\omega_j \cdot mT) \dots (4)$

と表すことができる。ここで、αj は定数、ωj は単一正弦波 位相変動の角周波数である。このとき、ϕ(*m1*) は

 $\phi(mT) = -2\pi\alpha_j \cdot \sin(\omega_j \cdot mT) \dots (5)$

 $\therefore \Phi(\omega_j) = \frac{1}{2} (2\pi\alpha_j)^2 \dots (6)$

となる。式(6)の $\phi(\omega)$ は周波数領域で表した位相ノイズ である。以上より、式(4)の $\tau(m)$ より位相ノイズ $\phi(\omega)$ を 求めることが可能であることが分かる。

次に、τ(m) が正弦波合成の位相変動の場合を考える。こ のときも同様に、τ(m) とφ(mT) よりΦ(ω) を求めると、

$$\tau(m) = \sum_{j=1}^{N} T \cdot \alpha_j \cdot \sin(\omega_j \cdot mT) \dots (7)$$

$$\phi(mT) = -2\pi \sum_{j=1}^{N} \alpha_j \cdot \sin(\omega_j \cdot mT) \dots (8)$$

$$\therefore \Phi(\omega_j) = \frac{1}{2} (2\pi\alpha_j)^2 \dots (9)$$

となる。以上のことから、シグマデルタ TDC の出力を FFT 解析し、 $\mathfrak{a}(t)$ の周波数スペクトル $\mathfrak{a}(\omega)$ を得ることができれ ば、 $\mathfrak{a}(\omega)$ より $\mathfrak{o}(\omega)$ を求めることが可能である。

また、シグマデルタ TDC を用いた位相ノイズ測定の分解 能は、遅延素子 τ と出力で得られるデータ点数 N_{DATA} で決 定される。測定分解能 Rは、以下の式で表すことができる。

$$R = \frac{2\tau}{N_{DATA}}...(1\ 0)$$

3. 位相ノイズ測定シミュレーション

提案手法の有効性を、標準電源電圧が 1.8 V である 180 nm CMOS プロセスを用いた SPICE シミュレーションによ り確認した。入力クロック CUT と REF の周波数は 10.24 MHz とし、入力クロック CUT に位相変動を与えた。シグ マデルタ TDC の遅延素子 τ は 500 ps となるように設計し た。また、シグマデルタ TDC の出力で得られるデータ点数 は 4096 点とした。式(10)より、測定分解能は 244 fs と求め ることができる。シミュレーション条件を Table. 1 に示す。 クロックの位相変動は、単一正弦波および正弦波合成の 2 つのシミュレーションを行った。

今回設計したシグマデルタ TDC の入出力特性を図5に示 す。図5より、シグマデルタ TDC のパルスの数が入力時間 差に比例して線形に変化していることが分かる。また、出 力の"1"の個数が1つ変化するときの入力時間差 *ΔT* の変化 は約245 ps であり、測定分解能の理論値とほぼ一致する。

〈3・1〉単一正弦波の位相変動シミュレーション結果

入力クロック CUT のエッジに、単一正弦波の位相変動を 加えてシミュレーションを行った。図 6 は入力クロック CUT に 10 kHz の単一正弦波位相変動を加えた時の、立ち 上がりエッジのゼロクロス点変動関数 (m)とその FFT 解 析結果を示している。図 6 より、入力クロック CUT が 10 kHz の周波数で位相変動をしていることが分かる。また、 高調波成分については十分小さい値である。この時のシグ マデルタ TDC の出力データの FFT 解析結果を図 7 に示す。 シグマデルタ TDC の出力においても 10 kHz のスプリアス が現れていることが分かる。入力クロックの位相変動に現 れていた高調波成分はノイズフロアに埋もれてしまうた め、スプリアスは得られていない。

また、立ち上がりエッジのゼロクロス点変動関数 (m)の 振幅を 1/10 倍した場合のシミュレーション結果を図 8に示 す。図 7 と比較して、(m)の振幅が 1/10 倍されたことによ って、10kHz のスプリアスが 20 dB 低減されていることが 分かる。したがって、入力クロックの位相変動の大きさに 従って、FFT の出力も変化することが分かる。

〈3・2〉正弦波合成の位相変動シミュレーション結果

続いて、入力クロック CUT のエッジに 2 つの正弦波合成 の位相変動を加えてシミュレーションを行った。図 9 に、 入力クロック CUT に 10 kHz と 50 kHz の正弦波合成位相 変動を加えた時の立ち上がりエッジのゼロクロス点変動関 数 (m)の FFT 解析結果および、シグマデルタ TDC の出力 データの FFT 解析結果を示す。図 9 より、入力クロック CUT に複数の位相変動成分が含まれている場合でも、シグ マデルタ TDC の出力を FFT 解析することで、入力クロッ ク CUT の位相変動を測定できることが分かる。つまり、入 力クロックの位相ノイズを測定できることがいえる。

4. 結論

本論文では、シグマデルタ TDC を用いた高時間分解能で 位相ノイズ測定を可能にする手法を提案し、180nm CMOS プロセスを用いた SPICE シミュレーションによる検証を行 った。設計したデルタシグマ TDC により 10.24MHz の入力 クロックの位相変動を測定することで提案手法の有効性を 検証し、入力クロックの位相ノイズを測定できることを示 した。シミュレーション結果より、2 つの入力クロック間の 時間差 *ΔT* の測定可能範囲が-500 ps < *ΔT* < 500 ps 、 4096 点のデータ点数で測定分解能が 244 fs という、広測 定範囲・高測定分解能の位相ノイズ測定回路を実現できた。 **謝辞**

本研究は半導体理工学センターにより支援されています。

文 献

- K. Niitsu, et al. : "A Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges", in Proc. IEEE Symposium on VLSI Circuits, Jun. 2012, pp. 142-143.
- (2) K. Niitsu, et al. : "An On-Chip Timing Jitter Measurement Circuit Using a Self-Referenced Clock and a Cascaded Time Difference Amplifier with Duty-Cycle Compensation", in Proc. IEEE Asian Solid-State Circuits Conference, Nov. 2011, pp. 201-204.
- (3) T. Nakura, et al.: "Impact of All-Digital PLL on SoC Testing", in Proc. IEEE Asian Test Symposium, Nov. 2012, pp. 252-257.
- (4) S. Uemori, et al. : "Multi-bit Sigma-Delta TDC Architecture for Digital Signal Timing Measurement", in Proc. IEEE International Mixed Signals, Sensors, and Systems Test Workshop, May 2012, pp. 67-72.
- (5) S. Uemori, et al.: "Multi-bit Sigma-Delta TDC Architecture with Self-Calibration", in Proc. IEEE Asia Pacific Conference on Circuits and Systems, Dec. 2012, pp. 671-674.

衣 レンミュレー	\sim	Ξ	~	*禾	14
----------	--------	---	---	----	----

Table. 1. Simulation conditions.

Simulation Conditions of Phase Variation			
1. Single Sinusoidal Wave	2. Sinusoidal Synthesis		
$\tau(m) = T \cdot \alpha_j \cdot \sin(\omega_j \cdot mT) \dots (4)$	$\tau(m) = \sum_{j=1}^{2} T \cdot \alpha_{j} \cdot \sin(\omega_{j} \cdot mT) \dots (7)$		
$T \cdot \alpha_j = 150 \text{ [ps] or } 15 \text{ [ps]}$	$T \cdot \alpha_1 = T \cdot \alpha_2 = 150 \ [\text{ps}]$		
$f_j = \frac{\omega_j}{2\pi} = 10 [\text{kHz}]$	$f_1 = \frac{\omega_1}{2\pi} = 10 \; [\text{kHz}]$		
	$f_2 = \frac{\omega_2}{2\pi} = 50 \; [\mathrm{kHz}]$		













図 3 シグマデルタ TDC を用いた位相ノイズ測定原理 Fig. 3. Principle of phase noise measurement using Sigma-Delta TDC.



Fig. 6. Zero-cross point variation function $\tau(m)$ and its FFT analysis result of the input clock with phase variation at 10 kHz.



図 7 シグマデルタ TDC の出力データのスペクトラム Fig. 7. Power spectrum of Sigma-Delta TDC output.



図 8 シグマデルタ TDC の出力データのスペクトラム (位相変動の振幅を 1/10 倍にしたとき)

Fig. 8 Power spectrum of Sigma-Delta TDC output (in case amplitude of phase variation is 1/10 times).

Phase Variation Spectrum of Input Signal (CUT)





図 9 入力クロックに 10 kHz と 50 kHz の位相変動を
与えた場合のシミュレーション結果

Fig. 9. Simulated results of the input clock with phase variation at 10 kHz and 50 kHz.