

完全デジタル PLL回路技術のチューナへの適用・実用化 深みのある先端技術と経済性を考慮した研究で若者を惹きつける

群馬大学大学院工学研究科 電気電子工学専攻 小林 春夫

研究成果概要

TV チューナ用完全デジタル位相同期回路 (All Digital Phase Lock Loop : ADPLL) を、0.18 μ m CMOS プロセスでコア回路を、デジタル制御部を FPGA で設計・実装し、全体を制御するソフトウェアも開発し、全体を結合させて基本動作の確認を行うことができた。その試作システム上で、特許提案したデジタル制御発振回路の利得推定を短時間で行う方式の実機での確認ができた。特許は日本のみならず、米国、欧州、韓国にも出願し、平成23年度に国内学会発表4件を行った。群馬大学で開発したハードウェア、ソフトウェアとそのドキュメントは全て三洋半導体社に技術移転を行った。同社の次世代製品のコア技術の一つになることが期待できる。

はじめに

H23年度北関東産官学研究会の研究助成を受けた三洋半導体社と群馬大学との共同研究を通じて、日ごろ考えていることとその成果報告とを記します。

集積回路の産学連携で何が求められているか

集積回路分野での産学連携において、大学でも「産業競争力を強化するため」の視点から、どのような研究をすべきかを考える必要があると考えます。

集積回路産業・技術の世界情勢

水道の水の如く必要なものがどこでも非常に安くいきわたるといふ松下幸之助氏の「水道哲学」が集積回路では実現しつつあります。先進国では良い環境、安心・安全の生活に関心が向いています。世界的には急速な人口増加の傾向にあり発展途上国では「もの」が必要です。これらを支える集積回路は必須です。集積回路産業はこれからもさらに顧客を創造します。集積回路産業は世界的に年率6%の成長産業です。

集積回路は技術的にますます高度化しています。新技術の垂直立ち上げ・スピードが要求され失敗は許されません。関連国際学会の発表は量・質ともに

年々大幅に向上しています。

集積回路産業での日本の状況

日本の電子産業はアジア諸国の猛進にあっています。電子産業が世界的に重要である証と解釈できます。グローバル化・国際競争にさらされ日本は非常に厳しい状況にあります。この中で日本の国立大学として国益にかなうにはどうすべきかを真剣に考え実行したいと思っています。

これらのアジア諸国の電子産業の隆盛は「官」が重要な役割を果たしていると指摘されています。しかしながら、日本では民間が力をつけていますので、官は自由主義経済に「干渉しない」ほうがよいのかもしれない。私の研究室は福沢諭吉公の「独立自尊」「国を支えて国に頼らず」の姿勢を貫きたいと思っています。今回の研究助成もあくまで「補助」として(それだけに頼らず)研究を加速するのに使用させていただきました。

産学連携のメリット

産業界との共同研究は次のような利点があります。

- ① 実際の産業界の問題を取り扱うので“活きた研究”になる。(工学研究教育の「知行一致」)
- ② 産業界のエース技術者・研究者との議論を通じて高いレベルの研究成果が得やすくなる。
- ③ 産業界から研究費援助を受け、設備面で良い環境で研究ができ、国内外での学会発表を行いやすい。
- ④ 産業界から期待を受け、教員・学生が適度な緊張と張り合いをもって研究ができる。

私の研究室では1997年に発足以来、集積回路分野で産業界との共同研究をいくつも行ってきており、現在もほとんどの研究テーマが産業界のスポンサーがついています。

これに魅力を感じてか、研究室の構成員は現在教職員・学生を合わせて50名近くいます。学部4年生はほとんど全員が大学院に進学し、他大学からも大学院に何名かきております。留学生も現在 米国、中国、イラン、バングラデッシュ、マレーシアの5か国

から合計14名来ております。これらの多数の学生を惹きつけていることが、地元桐生市に対しての大きな貢献と考えています。

産業界側のメリットの一つとして、大学と学会発表を行うことで技術者の意欲を高めることがあると思います。(製品開発事業部で学会発表をする機会が少ないようです。)

三洋半導体社と群馬大学の良好な関係

当研究室の発足以来、三洋電機半導体部門(現三洋半導体社)とは同社の経営形態が変わっても、お互い地元の大学、企業ということで良好な関係を続けてきています。

全く新しいアナログ技術を共同研究テーマに

今回のアナログ集積回路分野で米国から全く新しい技術(完全デジタルPLL回路、デジタルRF回路)が提案され、現在活発に世界中の企業・大学・研究機関で研究開発が行われています。「ゲームのルールを変える」新技術で、次の特徴があります。

- 1) アナログ技術を極めるのではない
- 2) 微細半導体技術を積極的に利用し、すべてデジタル的に設計・検証・テストを行う。
- 3) LSI微細化技術が進むにつれて、コスト・性能・消費電力の面で(従来のアナログPLL回路(図1)に比べて)有利になる。




図1 従来のアナログPLL構成

たとえば従来のアナログPLLでは内部に連続的(アナログ的)にバイアス電圧を制御することで連続的に周波数を変化できるVCO回路(Voltage Controlled Oscillator)を持っていますが、完全デジタルPLL回路(図2)では離散的(デジタル的)に周波数を制御するDCO回路(Digitally Controlled Oscillator)を使用します。今回の共同研究はこの新技術の調査・発展と三洋半導体社の次期製品への適用検討です。

三洋半導体社との産学連携での群馬大学の役割

三洋半導体社とは、この技術を6年前から共同で調査・研究を開始しアプリケーションを探ってきています。可能性のあるチャレンジングな新技術ですが、未知のところが多く企業では技術者が正規の仕事として多くのマンパワーを割きづらい分野です。そ

こで大学が貢献できる分野と判断し、迅速に研究開発をおこなってきました。




図2 検討したADPLL構成

共同研究開発した技術とその特徴

近年の集積回路技術の発達により、無線通信で行われるサービスが増加し、複数のアプリケーションを1つの端末で使用できるマルチバンド技術、正確な情報を受信可能とする低雑音技術などの高度化技術が実現されつつあります。CMOSプロセスの微細化加工技術で高周波・広帯域動作が可能になりましたが、低電源電圧のためアナログ回路設計はより難しくなりました。それに対してデジタル回路は、プロセス微細化に伴う高速・低消費電力・低コストの利点のため、デジタル回路を多用したアナログ回路技術を次世代無線通信技術として注目してきました。

そのキーコンポーネントの一つとして完全デジタルPLL回路に注目しました。これまで開発された完全デジタルPLL回路(図2)はBluetooth、GSM等の狭帯域無線向けです。ここではTVチューナ応用のため広帯域完全デジタルPLL回路を開発しました。その特徴は以下の通りです。

- 1) 90MHz-800MHz 広帯域発振をカバーするため、3つの発振回路と分周回路を用いました。
- 2) 通信発振で低位相ノイズ化を実現しました。
- 3) 完全デジタルPLL回路のシステム伝達関数の高速推定アルゴリズム[4](図3のDCO正規化ゲイン推定)を考案し、実システムで効果を確認しました。
- 4) コア回路をTSMC社0.18μm CMOSのフルカスタムICとして(図5上)、デジタル制御回路はXilinx社のFPGAで実現し、両者を1つの電子基板上に実装しました(図5下)。

三洋半導体社に技術移転

開発した完全デジタルPLL回路ハードウェア、ソフトウェアとも三洋半導体社に全て移管しています。新技術を実機試作し評価し、その得失を把握した上での今後の製品開発への展開を期待しています。

のテーマは H24年度で一区切りが付き、現在は新しい共同研究テーマに取り組んでいます。






図3 デジタル制御発振回路(Digitally Controlled Oscillator:DCO)の構成。(a)コア回路。(b) DCOではMOSバラクタを2値で用いる。(c) DCOでは容量変化値が離散的(デジタル)。

社会に発信することでも自らのレベル向上

完全デジタル PLL回路の代表的テキストを共同で日本語翻訳出版しました [1]。エレクトロニクス誌や学会の解説記事・講演啓蒙活動にもご協力いただいています [2, 3]。研究成果を国内・海外特許出願 [4]、学会発表 [5,6] を行い世の中にアピールしてきました。

共同研究を通じて「ものづくり教育」を実現

完全デジタル PLL回路は比較的大規模のハードウェア(フルカスタム LSI+FPGA)、およびソフトウェアとなり、その「ものづくり」は大学では非常に大変ですが、(とくにフルカスタム LSI の試作・評価は費用・時間・スキルとも非常に大変です)三洋半導体社のサポートを受け、長期インターンシップ制度の活用を行い、担当大学院生がやり遂げています。




図4 ADPLL ないでの DCO 周辺の構成





図5 三洋半導体と開発した完全デジタル PLL—TV チューナ LSI を実装した評価基板。0.18μm CMOS プロセスで設計試作した LSI をワイヤボンディングで評価基板と直接接続し、多数の制御信号ピンやスイッチを基板上に実装することで、より高度な測定評価を可能とした。TV チューナ用完全デジタル PLL LSI の開発は世界初。

まとめ

三洋半導体社と産学連携の共同研究をすること

で大学研究室メンバーは適度な緊張と集中力をもって研究開発を行うことができ、産業的にも学問的にも意義ある研究開発成果が得られました。その内容は特許出願、学会発表等を通じて社会に発信し、さらにはこの共同研究を通じて大きな教育効果も得られました。

参考文献

- [1] R. B. Staszewski, Po. T. Balsara (著) 山田庸一郎 (訳)、小林春夫 (監訳) 「完全デジタル PLL 回路の設計 - ディープ・サブミクロン CMOS プロセスで実現する All-Digital Frequency Synthesizer」CQ出版 (2010年9月出版)。
- [2] 小林春夫、壇徹、田邊朋之、[「完全デジタル PLL 回路 [ADPLL] を学ぶ」、NE アカデミー「アナログ強化塾 第5回」日経エレクトロニクス 2009年6月1日号。
- [3] 小林春夫、内藤智洋、高橋伸夫、壇徹、「完全デジタル PLL 技術の動向」MWE2009 (Microwave Workshops and Exhibition) 最新 RF アナログ・デジタル融合技術 ワークショップ (2009年11月)
- [4] 発明者：田邊朋之、壇徹、小林春夫
発明の名称：PLL 回路、およびそれを搭載した無線通信装置、国際出願番号：PCT/JP2010/004255、国際出願日：平成22年6月28日、出願番号：13/381608、(日本、米国、欧州、韓国に出願)

- [5] 湯本哲也、村上健、西村繁幸、田邊朋之、壇徹、高橋伸夫、内藤智洋、北村真一、坂田浩司、小林春夫、高井伸和、新津葵一「TV チューナ用完全デジタル PLL 回路 - システムの観点から」電気学会電子回路研究会、ECT-11-089、長崎 (2011年10月)
- [6] 村上健、湯本哲也、長谷川賀則、三田大介、壇徹、内藤智洋、高橋伸夫、坂田浩司、北村真一、小林春夫、高井伸和、新津葵一「TV チューナ用完全デジタル PLL 回路 - 広帯域化の検討」電気学会電子回路研究会、ECT-11-090、長崎 (2011年10月)
- [7] 湯本哲也、村上健、壇徹、高橋伸夫、内藤智洋、北村真一、坂田浩司、小林春夫、高井伸和、新津葵一「TV チューナ用完全デジタル PLL 回路」電気学会栃木・群馬支所主催 研究発表会、ETG-11-58 桐生 (2012年3月)
- [8] 村上健、湯本哲也、壇徹、高橋伸夫、内藤智洋、北村真一、坂田浩司、小林春夫、高井伸和、新津葵一「TV チューナ用完全デジタル PLL 回路の発振部分に関する検討」電気学会栃木・群馬支所主催 研究発表会、ETG-11-59 桐生 (2012年3月)
- [9] 田辺朋之、林海軍、内藤智洋、高橋伸夫、壇徹、馬場清一、北村真一、小林春夫、傘吳、高井伸和「TV チューナ用 ADPLL の検討」電子情報通信学会総合大会、愛媛 (2009年3月)

研究者紹介

群馬大学大学院工学研究科 電気電子工学専攻 教授 小林春夫



Haruo Kobayashi (M'90) received the B.S. and M.S. degrees in information physics from University of Tokyo in 1980 and 1982 respectively, the M.S. degree in electrical engineering from University of California at Los Angeles (UCLA) in 1989, and the Ph. D. degree in electrical engineering from Waseda University in 1995.

He joined Yokogawa Electric Corp. Tokyo, Japan in 1982, and was engaged in research and development related to measuring instruments. In 1997, he joined Gunma University and presently is a Professor in electronic engineering department there. His research interests include mixed-signal integrated circuit design and signal processing algorithms.