
第 51 回 「システム LSI 合同ゼミ」 開催のお知らせ

発表時間制限のない自由な研究討論の場として、標記合同ゼミを下記のように企画いたしました。この合同ゼミは、不定期に開催される非公式の公開研究発表会で、1 研究室や 1 研究部署で行われている研究発表を複数の研究機関合同で行い、幅広く忌憚のない意見交換を行おうとするものです。ご興味のおありの方は是非お誘い合わせの上ご参加ください。

なお、本合同ゼミは年 3 回程度の割で、今後も引き継ぎ開催していく予定です。皆様からもご発表頂けるようでしたら、これほど嬉しいことはございません。ご遠慮無くご相談いただきたく、お待ち申し上げております。

金子峰雄、梶谷洋司（北陸先端科学技術大学院大学），
高島康裕（北九州市立大学）、北沢仁志、藤吉邦洋（東京農工大学），
小平行秀（会津大学）、山田昭彦（CS メディア研），
貴家仁志（首都大学）、築山修治（中央大学）、戸川望（早稲田大学），
岡田健一、高橋篤司（東京工業大学）　白石洋一、小林春夫（群馬大学）

記

<<第 51 回システム LSI 合同ゼミ>>

日時: 2012 年 6 月 30 日(土) 午後 1 時 30 分から午後 7 時頃まで(予定)

場所: 東京工業大学(大岡山キャンパス)

発表: 南 2 号館 2 階 S222 講義室(午後 1 時 30 分より)

ポスター: 南 3 号館 2 階第一会議室(201 号室)(午後 5 時 30 分頃より)

ポスター懇談会では、発表のあった研究に関してポスターボードを用いた研究討論を予定しております。軽食・アルコール飲料を準備いたします。ポスター懇談会のみの参加も歓迎します。

申し込み、ご質問等宛先 :

東京工業大学 高橋篤司

E-mail: atsushi@lab.ss.titech.ac.jp

Tel: 03-5734-2665/Fax: 03-5734-2902

(1) A Single Supply Bootstrapped Boost Regulator for Energy Harvesting Applications

群馬大学 小林研究室 博士後期課程 2 年

NOSKER Zachary Zehner

Recently there have been great advances in the realm of Energy Harvesting. Using vibrational, thermal, and solar transducers, small amounts of power can be captured by latent energy sources. Unfortunately, many approaches require multiple input voltages and run at relatively low efficiency. Because of this, a single-supply, low power bootstrapped boost regulator is introduced that can start up with an input voltage of 240mV and achieve a maximum efficiency of 96.9%. The proposed circuit uses two separate control schemes for startup and steady-state operation. A fixed-frequency oscillator is used to initially start up the circuit and raise the output voltage. Once the output voltage has reached a level adequate to bias the internal circuitry, a constant-on-time style hysteretic control scheme is used, which helps increase system efficiency compared to using a conventional Pulse-Width-Modulated control scheme. The effectiveness of this approach is shown through Spectre simulation results.

(2) トラックホールド回路の非理想要因の解析

群馬大学 小林研究室 博士前期課程 2 年 新井美保

信号波形取得のためのトラックホールド回路での非理想要因である有限アーチャ時間や非線形性の影響やについて考察した。たとえば、信号がより高周波化すると有限アーチャ時間の影響は顕著になる。そこで有限アーチャ時間によるサンプリング帯域低下の明示式を導出し、その妥当性について MOS サンプリング回路での SPICE シミュレーションによる検証を行った。実際の MOS サンプリング回路では NMOS スイッチのゲートの立下り時間がアーチャ時間になるのではなく、NMOS スイッチが大きく変化するゲート電圧近辺の変化時間が実効的なアーチャ時間になる。この実効的なアーチャ時間を用いて導出した式を計算した結果と SPICE シミュレーション結果は一致することが確認できた。また、 トラックモードでのスイッチのオン抵抗の非線形性の影響についても検討を行った。

(3) 演算の再割り当てと演算器の再配置による RDR アーキテクチャ向け熱考慮高位合成手法

早稲田大学大学院 戸川研究室 修士 1 年 川村 一志

本発表では、演算器の再割り当てと演算器の再配置による RDR (Regular-Distributed-Register)アーキテクチャ向け熱考慮高位合成手法を提案する。RDR アーキテクチャはチップ内部を同じ面積の島に分割するため、提案手法では演算器の実行回数に注目して島間の消費電力量を均一化するよう演算を割り当て直し、ホットスポットの温度削減を図る。さらに、面積の利用効率が悪いという RDR アーキテクチャの欠点を逆手に取り、空き領域に新たな演算器を配置することで温度の削減効果を高める。計算機実験により、提案手法は従来手法と比較して最大 9.1% ホットスポットの温度を削減できることを確認した。

(4) 組み合わせ回路に対する遅延分布の高速な見積もり手法



大阪大学大学院 生命機能研究科 一貫性博士課程 1 年 秋田 大

デジタル回路の高性能化は、現在主流の固定レイテンシ方式では限界に近づいており、可変レイテンシ方式の採用による回路のさらなる高性能化が期待されている。高性能な可変レイテンシ回路の実現のためには、その動作や性能を見積もるために、入力パターンに対する回路の正確な遅延分布を知ることが必要不可欠である。回路の遅延分布は全入力パターンのシミュレーションにより正確に求めることはできる。しかし、計算量は回路の入力数の指数オーダーとなるため、小規模な回路を除き現実的な方法ではない。本研究では、信号遷移事象の生起確率を用いて、より少ない計算量で遅延分布を近似的に見積もる手法を提案する。計算機実験による結果から、全入力パターンのシミュレーションに近い結果が、提案手法によってより高速に見積もれることを確認した。

ZACHARY NOSKER

Received a B.S. degree in Electrical Engineering from San Francisco State University in 2005. He has 6 years of work experience, working both as an IC design engineer for National Semiconductor and as a software engineer for Apple Inc. He is currently a PhD student at Gunma University in Kiryu, Japan. His research interests include analog integrated circuit design, power electronics for low power applications and energy harvesting.







(記： 群馬大学大学院 工学研究科 電気電子工学専攻
情報通信システム第2研究室)