(12)公開特許公報(A)

(11)特許出願公開番号

特開2011-205191

(P2011-205191A)

(43) 公開日 平成23年10月13日 (2011.10.13)

(51) Int.Cl.			FΙ			テーマコード(参考)
нозм	1/10	(2006.01)	нозм	1/10	А	5J022
нозм	1/14	(2006.01)	HO3M	1/14	А	

審査請求 未請求 請求項の数 11 OL (全 34 頁)

(- · · ·	··		
(21) 出願番号	特願2010-67909 (P2010-67909)	(71)出願人	302062931
(22) 出願日	平成22年3月24日 (2010.3.24)		ルネサスエレクトロニクス株式会社
			神奈川県川崎市中原区下沼部1753番地
		(74)代理人	100080001
			弁理士 筒井 大和
		(72)発明者	臼井 邦彦
			東京都千代田区大手町二丁目6番2号 株
			式会社ルネサステクノロジ内
		(72)発明者	松浦 達治
			東京都千代田区大手町二丁目6番2号 株
			式会社ルネサステクノロジ内
		(72)発明者	八木 拓哉
			群馬県桐生市天神町1丁目5番1号 国立
			大学法人群馬大学内
			最終負に続く

(54) 【発明の名称】アナログ・デジタル変換器

(57)【要約】

【課題】短い収束時間で高精度な校正を可能にするアナ ログ・デジタル変換器を実現する。

【解決手段】例えば、スプリット構成となる2個のAD 変換プロックADC_BKa,ADC_BKbと、その 後段に設置され、デジタル自己校正を行う校正プロック CLB_BKとを備える。ADC_BKa,ADC_B Kbは、ランダム信号生成部RNGa,RNGbからの 乱数信号に応じて所定のアナログ信号を生成する1ビッ トのDA変換回路DAC_1Ba,DAC_1Bbを備 える。ステージ[1]STG1a,STG1bは、DA C_1Ba,DAC_1Bbからのアナログ信号に応じ て残差信号をシフトさせる。3次非線形性校正部CLB _3RDは、当該残差信号におけるシフト前後の差分値 を計測し、その差分値が一定となるように校正を行う。 【選択図】図1



(19) **日本国特許庁(JP)**

【特許請求の範囲】

【請求項1】

アナログ入力信号を第1デジタル信号に変換し、入力された第1アナログ信号の大きさ に応じて前記第1デジタル信号の一部となる第1Aビット群と共に第1A残差信号を出力 する第1Aステージと、入力された前記第1A残差信号の大きさに応じて前記第1デジタ ル信号の他の一部となる第1Bビット群と共に第1B残差信号を出力する第1Bステージ とを含んだ第1変換ブロックと、

(2)

前記アナログ入力信号を第2デジタル信号に変換し、入力された第2アナログ信号の大 きさに応じて前記第2デジタル信号の一部となる第2Aビット群と共に第2A残差信号を 出力する第 2 A ステージと、入力された前記第 2 A 残差信号の大きさに応じて前記第 2 デ ジタル 信 号 の 他 の 一 部 と な る 第 2 B ビ ッ ト 群 と 共 に 第 2 B 残 差 信 号 を 出 力 す る 第 2 B ス テ ージとを含んだ第2変換ブロックと、

3次非線形性校正部を含み、前記第1および前記第2デジタル信号を補正すると共に、 それぞれの補正後の値を平均化することでデジタル出力信号を生成する校正ブロックとを 備え、

前記第1Aステージは、

第1論理値と第2論理値を持つ第1擬似乱数信号を順次生成する第1乱数生成回路と、 前記 第 1 擬 似 乱 数 信 号 の 値 が 予 め 定 め た 前 記 第 1 論 理 値 か 前 記 第 2 論 理 値 の い ず れ か ー 方であった場合に前記第1A残差信号の大きさを第1の値だけシフトする第1手段とを備 え、

前記第2Aステージは、

前記第1論理値と前記第2論理値を持つ第2擬似乱数信号を順次生成する第2乱数生成 回路と、

前記 第 2 擬 似 乱 数 信 号 の 値 が 予 め 定 め た 前 記 第 1 論 理 値 か 前 記 第 2 論 理 値 の い ず れ か ー 方であった場合に前記第2A残差信号の大きさを前記第1の値だけシフトする第2手段と を備え、

前記3次非線形性校正部は、

前 記 第 1 擬 似 乱 数 信 号 が 前 記 第 1 論 理 値 で あ っ た 場 合 の 前 記 第 1 デ ジ タ ル 信 号 と 前 記 第 2 論理値であった場合の前記第1 デジタル信号との間の第1 差分値を前記第2 デジタル信 号を基準として計測し、前記第1差分値が前記第1アナログ信号の大きさに依らず一定と なるように前記第1デジタル信号に対して補正値を加えることで第3デジタル信号を出力 し、

前記第2擬似乱数信号が前記第1論理値であった場合の前記第2デジタル信号と前記第 2 論理値であった場合の前記第 2 デジタル信号との間の第 2 差分値を前記第 1 デジタル信 号 を 基 準 と し て 計 測 し 、 前 記 第 2 差 分 値 が 前 記 第 2 ア ナ ロ グ 信 号 の 大 き さ に 依 ら ず 一 定 と なるように前記第2デジタル信号に対して補正値を加えることで第4デジタル信号を出力 することを特徴とするアナログ・デジタル変換器。

【請求項2】

請求項1記載のアナログ・デジタル変換器において、

前 記 第 1 A ス テ ー ジ は 、 前 記 第 1 ア ナ ロ グ 信 号 を 横 軸 と し 前 記 第 1 A 残 差 信 号 を 縦 軸 と して、 1 個の鋸歯が前記第 1 A ビット群の 1 ビット分に該当する鋸歯状の第 1 伝達関数を 持ち、

前記第2Aステージは、前記第2アナログ信号を横軸とし前記第2A残差信号を縦軸と して、 1 個の鋸歯が前記第 2 Aビット群の 1 ビット分に該当する鋸歯状の第 2 伝達関数を 持ち、

前記 第 2 伝 達 関 数 は 、 前 記 第 1 伝 達 関 数 と 比 較 し て 、 前 記 第 1 A ビ ッ ト 群 ま た は 前 記 第 2Aビット群の0.5ビット分だけ横軸方向にシフトするように設定され、

前記3次非線形性校正部は、

前記第1Aビット群の値が「i」で前記第2Aビット群の値も前記「i」である場合に 計測した前記第1差分値を逐次平均化して第11平均差分値を算出し、前記第1Aビット

10

20

30

10

30

40

群の値が前記「i」で前記第2Aビット群の値が「i+1」である場合に計測した前記第 1差分値を逐次平均化して第12平均差分値を算出し、前記第11平均差分値と前記第1 2平均差分値が等しくなるように前記第1デジタル信号に対して第1補正値を加え、 前記第2Aビット群の値が前記「i」で前記第1Aビット群の値が「i-1」である場 合に計測した前記第2差分値を逐次平均化して第21平均差分値を算出し、前記第2Aビ ット群の値が前記「i」で前記第1Aビット群の値も前記「i」である場合に計測した前 記第2差分値を逐次平均化して第22平均差分値を算出し、前記第21平均差分値と前記 第22平均差分値が等しくなるように前記第2デジタル信号に対して第2補正値を加える ことを特徴とするアナログ・デジタル変換器。

【請求項3】

請求項2記載のアナログ・デジタル変換器において、

前記3次非線形性校正部は、前記第1補正値を算出する第1逆関数と、前記第2補正値 を算出し、前記第1逆関数と同一の式である第2逆関数とを備え、最小二乗法によって前 記第11平均差分値と前記第12平均差分値が等しくなるように前記第1逆関数のパラメ ータを更新し、最小二乗法によって前記第21平均差分値と前記第22平均差分値が等し くなるように前記第2逆関数のパラメータを更新することを特徴とするアナログ・デジタ ル変換器。

【請求項4】

請求項2記載のアナログ・デジタル変換器において、

前記校正ブロックは、更に、前記3次非線形性校正部から前記第3および第4デジタル ²⁰ 信号と、前記第11平均差分値または前記第12平均差分値と、前記第21平均差分値ま たは前記第22平均差分値とが入力されるミスマッチ校正部を備え、

前記ミスマッチ校正部は、

前記第1擬似乱数信号に応じて前記第1A残差信号の大きさが前記第1の値だけシフト した場合には、前記第3デジタル信号に対して前記第11平均差分値または前記第12平 均差分値を加算または減算することで当該シフト分を元に戻した第5デジタル信号を出力 し、シフトしない場合には、前記第3デジタル信号をそのまま前記第5デジタル信号とし て出力する第3手段と、

前記第2擬似乱数信号に応じて前記第2A残差信号の大きさが前記第1の値だけシフト した場合には、前記第4デジタル信号に対して前記第21平均差分値または前記第22平 均差分値を加算または減算することで当該シフト分を元に戻した第6デジタル信号を出力 し、シフトしない場合には、前記第4デジタル信号をそのまま前記第6デジタル信号とし て出力する第4手段とを有することを特徴とするアナログ・デジタル変換器。

【請求項5】

請求項4記載のアナログ・デジタル変換器において、

前記ミスマッチ校正部は、更に、前記第5デジタル信号または前記第6デジタル信号の 一方に対して、前記第11平均差分値または前記第12平均差分値と、前記第21平均差 分値または前記第22平均差分値との間の大きさの比率を乗算する第5手段を有すること を特徴とするアナログ・デジタル変換器。

【請求項6】

請求項4記載のアナログ・デジタル変換器において、

前記校正ブロックは、更に、前記ミスマッチ校正部から前記第5および第6デジタル信 号が入力される1次非線形性校正部を備え、

前記1次非線形性校正部は、

前記第1Aビット群の値が前記「i」で前記第2Aビット群の値も前記「i」の場合に おける前記第5デジタル信号と前記第6デジタル信号の間の第3差分値を平均化し、前記 第1Aビット群の値が前記「i」で前記第2Aビット群の値が前記「i+1」の場合にお ける前記第5デジタル信号と前記第6デジタル信号の間の第4差分値を平均化する第6手 段と、

前記第2Aビット群の値が前記「i」で前記第1Aビット群の値が前記「i-1」の場 50

(3)

合における前記第5デジタル信号と前記第6デジタル信号の間の第5差分値を平均化し、 前記第2Aビット群の値が前記「i」で前記第1Aビット群の値も前記「i」の場合にお ける前記第5デジタル信号と前記第6デジタル信号の間の第6差分値を平均化する第7手 段と、

前記第3差分値の平均値と前記第4差分値の平均値を加算し、この加算結果を用いて前 記第5デジタル信号を補正する第8手段と、

前記第5差分値の平均値と前記第6差分値の平均値を加算し、この加算結果を用いて前記第6デジタル信号を補正する第9手段とを有することを特徴とするアナログ・デジタル 変換器。

【請求項7】

アナログ入力信号を第1デジタル信号に変換し、入力された前記アナログ入力信号の大きさに応じて前記第1デジタル信号の最上位ビットを含む第1上位ビット群と共に第1残 差信号を出力する第1初段ステージと、入力された前記第1残差信号の大きさに応じて前 記第1デジタル信号における前記第1上位ビット群に続くビットから最下位ビットまでと なる第1下位ビット群を順次出力するパイプライン構成の第1後段ステージとを含んだ第 1変換ブロックと、

前記アナログ入力信号を第2デジタル信号に変換し、入力された前記アナログ入力信号の大きさに応じて前記第2デジタル信号の最上位ビットを含む第2上位ビット群と共に第2残差信号を出力する第2初段ステージと、入力された前記第2残差信号の大きさに応じて前記第2デジタル信号における前記第2上位ビット群に続くビットから最下位ビットまでとなる第2下位ビット群を順次出力するパイプライン構成の第2後段ステージとを含んだ第2変換ブロックと、

3次非線形性校正部を含み、前記第1および前記第2デジタル信号を補正すると共に、 それぞれの補正後の値を平均化することでデジタル出力信号を生成する校正ブロックとを 備え、

前記第1初段ステージは、

前記アナログ入力信号の大きさに応じて前記第1上位ビット群を出力する第1サブアナ ログデジタル変換回路と、

前記第1上位ビット群に応じた第1アナログ変換信号を生成する第1サブデジタルアナログ変換回路と、

第1擬似乱数信号を生成する第1乱数生成回路と、

前 記 第 1 擬 似 乱 数 信 号 の 論 理 値 に 応 じ て ゼ ロ か 第 1 の 値 を 持 つ 第 1 ア ナ ロ グ 乱 数 信 号 を 生 成 す る 第 1 回 路 と 、

前記アナログ入力信号から前記第1アナログ変換信号を減算すると共に前記第1アナログ乱数信号を加算または減算する第1加減算回路と、

前記第1加減算回路の出力を所定のゲインで増幅し、前記第1残差信号を出力する第1 オペアンプ回路とを備え、

前記第2初段ステージは、

前記アナログ入力信号の大きさに応じて前記第2上位ビット群を出力する第2サブアナ ログデジタル変換回路と、

前記第2上位ビット群に応じた第2アナログ変換信号を生成する第2サブデジタルアナ ログ変換回路と、

第2擬似乱数信号を生成する第2乱数生成回路と、

前記第2擬似乱数信号の論理値に応じて前記ゼロか前記第1の値を持つ第2アナログ乱 数信号を生成する第2回路と、

- 前記アナログ入力信号から前記第2アナログ変換信号を減算すると共に前記第2アナロ グ乱数信号を加算または減算する第2加減算回路と、
- 前記第2加減算回路の出力を所定のゲインで増幅し、前記第2残差信号を出力する第2 オペアンプ回路とを備え、

前記3次非線形性校正部は、

50

40

30

20

前記第1アナログ乱数信号が前記ゼロであった場合の前記第1下位ビット群と前記第1 の値であった場合の前記第1下位ビット群との間の第1差分値を前記第2下位ビット群を 基準として計測し、前記第1差分値が前記アナログ入力信号の大きさに依らず一定となる ように前記第1下位ビット群に対して補正値を加えることで第3下位ビット群を出力し、 前記第2アナログ乱数信号が前記ゼロであった場合の前記第2下位ビット群と前記第1 の値であった場合の前記第2下位ビット群との間の第2差分値を前記第1下位ビット群を 基準として計測し、前記第2差分値が前記アナログ入力信号の大きさに依らず一定となる ように前記第2下位ビット群に対して補正値を加えることで第4下位ビット群を出力する ことを特徴とするアナログ・デジタル変換器。

【請求項8】

請求項7記載のアナログ・デジタル変換器において、

前記第1サブアナログデジタル変換回路は、複数の第1コンパレータ回路を含んだフラ ッシュ型のアナログ・デジタル変換回路であり、

前記第2サブアナログデジタル変換回路は、複数の第2コンパレータ回路を含んだフラ ッシュ型のアナログ・デジタル変換回路であり、

前記複数の第1コンパレータ回路の内のk番目の第1コンパレータ回路の判定電圧をV 1とし、(k+1)番目の第1コンパレータ回路の判定電圧をV1+ Vとすると、前記 複数の第2コンパレータ回路の内の前記k番目の第2コンパレータ回路の判定電圧はV1 - /2であり、前記(k+1)番目の第2コンパレータ回路の判定電圧はV1+ V/ 2であり、

前記3次非線形性校正部は、

前記第1上位ビット群の値が「i」で前記第2上位ビット群の値も前記「i」である場合に計測した前記第1差分値を逐次平均化して第11平均差分値を算出し、前記第1上位ビット群の値が前記「i」で前記第2上位ビット群の値が「i+1」である場合に計測した前記第1差分値を逐次平均化して第12平均差分値を算出し、前記第11平均差分値と前記第12平均差分値が等しくなるように前記第1下位ビット群に対して第1補正値を加え、

前記第2上位ビット群の値が前記「i」で前記第1上位ビット群の値が「i-1」である場合に計測した前記第2差分値を逐次平均化して第21平均差分値を算出し、前記第2上位ビット群の値が前記「i」で前記第1上位ビット群の値も前記「i」である場合に計測した前記第2差分値を逐次平均化して第22平均差分値を算出し、前記第21平均差分値と前記第22平均差分値が等しくなるように前記第2下位ビット群に対して第2補正値を加えることを特徴とするアナログ・デジタル変換器。

【請求項9】

請求項7記載のアナログ・デジタル変換器において、

前記第1サブデジタルアナログ変換回路、前記第1回路、前記第1加減算回路、および 前記第1オペアンプ回路は、前記第1回路の前記第1の値に対応する第1容量を含んだ第 1スイッチトキャパシタ回路によって実現され、

前記第2サブデジタルアナログ変換回路、前記第2回路、前記第2加減算回路、および 前記第2オペアンプ回路は、前記第2回路の前記第1の値に対応する第2容量を含んだ第 2スイッチトキャパシタ回路によって実現されることを特徴とするアナログ・デジタル変 換器。

【請求項10】

請求項8記載のアナログ・デジタル変換器において、

前記3次非線形性校正部は、

前 記 第 1 1 平 均 差 分 値 と 前 記 第 1 2 平 均 差 分 値 と の 間 の 差 分 値 を 算 出 す る 第 3 加 減 算 回 路 と 、

前記第3加減算回路の出力に対して第1の重み付けを行う第1重み付け回路と、 前回に出力に対して前記第1重み付け回路の出力を累積加算することで現在の出力を更 新する第1アキュムレータ回路と、

20

10

前記第1アキュムレータ回路の出力と、前記第1下位ビット群とをパラメータとする第 1 逆 関 数 を 演 算 す る 第 1 演 算 回 路 と、

前記第1下位ビット群から前記第1演算回路の演算結果を減算する第4加減算回路と、 前記第21平均差分値と前記第22平均差分値との間の差分値を算出する第5加減算回 路と、

前記第5加減算回路の出力に対して第2の重み付けを行う第2重み付け回路と、

前回に出力に対して前記第2重み付け回路の出力を累積加算することで現在の出力を更 新する第2アキュムレータ回路と、

前記第2アキュムレータ回路の出力と、前記第2下位ビット群とをパラメータとし、前 記第1逆関数と同一の式で与えられる第2逆関数を演算する第2演算回路と、

前記第2下位ビット群から前記第2演算回路の演算結果を減算する第6加減算回路とを 有することを特徴とするアナログ・デジタル変換器。

【請求項11】

請求項8記載のアナログ・デジタル変換器において、

前記 校 正 ブ ロ ッ ク は 、 更 に 、 前 記 3 次 非 線 形 性 校 正 部 か ら 前 記 第 3 お よ び 第 4 下 位 ビ ッ ト群と、前記第11平均差分値または前記第12平均差分値と、前記第21平均差分値ま たは前記第22平均差分値とが入力されるミスマッチ校正部を備え、

前記ミスマッチ校正部は、

前 記 第 1 ア ナ ロ グ 乱 数 信 号 が 前 記 第 1 の 値 で あ っ た 場 合 に は 、 前 記 第 3 下 位 ビ ッ ト 群 に 対して前記第11平均差分値または前記第12平均差分値を加算または減算することで前 記第1の値を相殺した第5下位ビット群を出力し、前記第1アナログ乱数信号が前記ゼロ であった場合には、前記第3下位ビット群をそのまま前記第5下位ビット群として出力す る第3回路と、

前記 第 2 アナログ乱 数 信号が前 記 第 1 の 値 であった 場合に は、前 記 第 4 下 位 ビット 群に 対 し て 前 記 第 2 1 平 均 差 分 値 ま た は 前 記 第 2 2 平 均 差 分 値 を 加 算 ま た は 減 算 す る こ と で 前 記 第 1 の 値 を 相 殺 し た 第 6 下 位 ビ ッ ト 群 を 出 力 し 、 前 記 第 2 ア ナ ロ グ 乱 数 信 号 が 前 記 ゼ ロ であった場合には、前記第4下位ビット群をそのまま前記第6下位ビット群として出力す る第4回路とを有することを特徴とするアナログ・デジタル変換器。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は、アナログ・デジタル変換器(ADC:Analog Digital Converter)に関し、 特に、パイプライン型AD変換器に適用して有効な技術に関する。

【背景技術】

[0002]

例 え ば 、 非 特 許 文 献 1 に は 、 パ イ プ ラ イ ン 型 AD 変 換 器 の 高 精 度 化 に 関 す る 技 術 が 記 載 されている。すなわち、パイプライン型AD変換器の初段に低精度のオペアンプを使用す ると低消費電力化、高速化が図れるが、オペアンプの非線形性の影響が大きくなり、AD 変換器の精度劣化の要因となる。そこで、非特許文献1では、動作時にLMSアルゴリズ ムを用いたバックグランド自己校正を行って、オペアンプの非線形性の影響による変換誤 差やPVT変動を補正して高精度なパイプライン型AD変換器を実現している。

また、非特許文献2には、スプリット構成のパイプライン型AD変換器が示されている このパイプライン型AD変換器では、入力されたアナログ電圧を2系統のAD変換器で 並 列 に 処 理 し 、 こ の 2 系 統 の A D 変 換 器 か ら 得 ら れ る 出 力 の 差 分 に 基 づ い て バ ッ ク グ ラ ウ ンド自己校正を行う。この自己校正アルゴリズムを用いることで、AD変換器内の含まれ るスイッチトキャパシタ回路の容量ミスマッチ等を補正できる。

【先行技術文献】

【非特許文献】

[0004]

10

20

30

【非特許文献1】B.Murmann、B.E.Boser、"Digitally Assisted Pipeline ADCs Theory and Implementation"、Kluwer Academic Publishers、 2 0 0 4 年

【非特許文献 2】Ahmed.I、Johns.D.A、"An 11-Bit 45 MS/s Pipelined ADC With Rapid Calibration of DAC Errors in a Multibit Pipeline Stage"、IEEE Journal of Solid -State Circuits、Vol.43、No.7、2008年7月、p.1626-1637 【発明の概要】

【発明が解決しようとする課題】

[0005]

例えば、携帯電話機やデジタルテレビ等での画像・通信処理用LSIを代表に、高分解 能かつ中高速の変換処理を実現可能なパイプライン型AD変換器等が広く用いられている 。このようなLSIでは、近年、微細化や低電圧化(低電力化)への要求が益々高まって いる。しかしながら、パイプライン型AD変換器等では、微細化や低電圧化に伴い、アナ ログ素子(容量等)の製造ばらつきに伴う変換誤差や、オペアンプの特性ばらつきに伴う 変換誤差等が無視できないものとなる。

[0006]

このような誤差を補正するため、例えば、非特許文献1や非特許文献2の技術を用いる ことが考えられる。非特許文献1では、動作時にLMS(最小二乗法)アルゴリズムを用 いたバックグランド自己校正により、オペアンプの非線形性の影響による変換誤差やPV T(プロセス、電圧、温度)変動の補正を行っている。ただし、当該補正方法は、要する に統計的手法を用いたものであるため、高精度な補正を行うためには多数のサンプルデー タが必要となり、自己校正を行う際の収束時間が長いことが問題となる。一方、非特許文 献2では、スプリット構成のパイプライン型AD変換器を用いることで、収束時間が速い バックグラウンド自己校正アルゴリズムを実現している。ただし、精度の面で、例えば、 オペアンプの非線形性等の影響により、変換誤差が生じる恐れがある。 【0007】

図30は、本発明の前提として検討したアナログ・デジタル変換器において、スプリット構成のパイプライン型AD変換器の概略構成例を示すブロック図である。図30に示すように、スプリット構成のパイプライン型AD変換器は、等しい2個のAD変換ブロックADC__BKa,ADC__BKbを備え、この2個のAD変換ブロックの出力を平均化(x=(x_A + x_B)/2)することで出力データを得るものとなっている。また、この2個のAD変換ブロックの出力の差分(x=x_B - x_A)を算出し、これが最小となるように校正ブロック(キャリブレーションブロック)CLB_BKを用いて補正係数を収束させ、AD変換ブロックの誤差を最小にするものとなっている。このような方式で校正を行うことで、原理上は、誤差を推定するために多数のサンプル点を取得する必要がなくなり、少ないサンプル点で高精度な校正が実現可能となる。

図31は、図30のアナログ・デジタル変換器において、その各AD変換ブロックの内 部構成例を示すブロック図ならびにその問題点の一例を示す説明図である。図31に示す ように、各AD変換ブロックADC_BKは、例えば、複数段(ここでは9段)のステー ジSTG1~STG9と、STG9の後段に接続されたフラッシュAD変換回路FADC とを備えたパイプライン構成となっている。STG1は、最上位部分となる複数ビットの デジタル信号(ここではMSBと呼ぶ)を生成し、次いで、STG1の出力信号を受けて STG2がMSBに続く下位ビットを生成し、以降同様にして、STG3~STG9が順 次下位ビットを生成する。そして、最後にFADCがSTG9の出力信号を受けて最下位 部分の例えば3ビットを生成する。ここでは、STG2~STG9およびFADCによっ て生成される下位ビットを生成する。ここでは、STG2~STG9は、例えば、1ビット の冗長ビットを含んだ(3+1)ビットを生成し、STG2~STG9は、例えば、2100 ぞれ、0.5ビットの冗長ビットを含んだ1.5ビットを生成する。この場合、図3100 AD変換プロックは、FADCの3ビットを含めて全体として14ビットのデジタル信号 を生成する。 10

20



【 0 0 0 9 】

STG1は、より詳細には、アナログ入力信号Vi1を複数ビット(ここでは3+1ビット)のデジタル信号に変換するAD変換回路ADC1と、このデジタル信号を入力としてアナログ信号Va1・に変換するDA変換回路DAC1と、(Vi1-Va1・)を演算する減算回路SUB1と、その出力電圧Va1を増幅するオペアンプ回路OP1を備えている。OP1は、ここでは(3+1)ビットに対応して8倍のゲインを持ち、その出力電圧(残差信号等と呼ばれる)Vo1をSTG2に伝送する。このような構成において、アナログ・デジタル変換器の精度に影響を及ぼす主要因として、DA変換回路DAC1の変換誤差や、オペアンプ回路OP1の非線形性(オペアンプ回路が差動構成の場合、具体的には奇数次の非線形性)が挙げられる。DAC1の変換誤差やオペアンプ回路OP1の非線形性は、後述するスイッチトキャパシタ回路の各種特性によって生じる。

(8)

図32は、図31のAD変換ブロックADC_BKにおいて、その初段のステージST G1の詳細な構成例を示す回路図である。図33は、図32におけるアンプ回路AMP1 の入出力特性の一例を示す説明図である。STG1は、図32に示すようなスイッチトキ ャパシタ回路を用いて実現できる。図32に示すスイッチトキャパシタ回路は、アンプ回 路AMP1と、容量Cfおよびスイッチ回路SWfと、n個の容量C[1]~C[n]お よびスイッチ回路SW[1]~SW[n]と、スイッチデコーダSDECから構成される 。当該スイッチトキャパシタ回路は、図31におけるDA変換回路DAC1、減算回路S UB1、およびオペアンプ回路OP1に対応する。

[0011]

CfおよびSWfは、AMP1の負帰還経路に並列に接続される。AMP1の正極(+)入力ノードは接地電源電圧GNDに接続される。C[1]~C[n]の一端は、AMP 1の負極(-)入力ノードに共通に接続される。C[1]~C[n]の他端は、それぞれ、 SW[1]~SW[n]の一端に接続される。SW[1]~SW[n]のそれぞれの他端 には、アナログ入力信号Vi1か基準電圧(+Vref又は-Vref)か0V電圧のい ずれかが選択的に印加される。SDECは、AD変換回路ADC1の出力に応じて前述し たSW[1]~SW[n]の他端に印加する電圧信号を選択する。 【0012】

このスイッチトキャパシタ回路は、次のように動作する。まず、SWfがオンに制御され、SW[1]~SW[n]の他端にVi1が印加される。次いで、SWfがオフに制御され、SW[1]~SW[n]の他端に、+Vrefか-Vrefか0Vが印加される。ここで、C[1]~C[n]のそれぞれが同一の容量値Csを持つと仮定すると、AMP 1の出力電圧(残差信号)Vo1は、式(1)となる。

[0013]

Vo1=(n・Cs/Cf)・Vi1±(m・Cs/Cf)・Vref (1)
式(1)において、(n・Cs/Cf)の値は、図31におけるOP1のゲインを定める。また、mの値は、SW[1]~SW[n]の他端の中から+Vrefが印加される他端の個数と-Vrefが印加される他端の個数との差分値であり、図31におけるDAC1が差分値mの値を制御する。

【0014】

このようなスイッチトキャパシタ回路では、C[1]~C[n]に蓄えられる電荷をC f に再配分することで増幅ならびにDA変換を行っている。したがって、これらの容量値 に相対的な製造ばらつき等(すなわち容量ミスマッチ)が生じると、図31におけるオペ アンプ回路OP1のゲインならびにDA変換回路DAC1の変換値(すなわち式(1)に おける(n・Cs/Cf)や(m・Cs/Cf)の値)に誤差が生じる。 【0015】

更に、OP1のゲインは、より厳密には、図32におけるアンプ回路AMP1の入出力 特性にも影響される。AMP1の入出力特性は、図33に示すように、例えば負帰還回路 (ここではボルテージフォロワ回路)を構成した場合、理想特性からずれた3次歪み特性 10

20

を持つ。これに伴い、図31におけるオペアンプ回路OP1の入出力特性g(V_{a1})は 、g(V_{a1})= ₁・V_{a1} + ₃・V_{a1}³で表される。 ₁の値は、1次の非線形 性を表し、前述した式(1)の(n・Cs/Cf)(すなわち容量ミスマッチ)に影響さ れる。 ₃の値は、3次の非線形性を表し、前述したようにAMP1の3次歪み特性に影 響される。なお、アンプ回路自体は2次歪み特性も持つが、アンプ回路を差動構成とする ことでこの特性は無視できる。

[0016]

以上のようなことから、アナログ・デジタル変換器をより高精度化するためには、前述 したDA変換回路DAC1ならびにオペアンプ回路OP1の1次の非線形性に影響を与え る容量ミスマッチと共に、OP1の3次の非線形性を校正することが望ましい。本発明は 、このようなことを鑑みてなされたものであり、その目的の一つは、高精度なアナログ・ デジタル変換器を提供することにある。また、他の目的の一つは、短い収束時間で高精度 な校正を可能にするアナログ・デジタル変換器を提供することにある。本発明の前記並び にその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう

【課題を解決するための手段】

【0017】

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、 次のとおりである。

[0018**]**

本実施の形態によるアナログ・デジタル変換器は、アナログ入力信号を第1デジタル信 号に変換する第1変換ブロックと当該アナログ入力信号を第2デジタル信号に変換する第 2 変換ブロックと、第1 デジタル信号と第2 デジタル信号を平均化してデジタル出力信号 を生成すると共に、第1デジタル信号と第2デジタル信号の差分を用いてデジタル自己校 正を行う校正ブロックとを備えている。第1および第2変換ブロックのそれぞれは、パイ プライン構成を代表とする複数段のステージを備え、そのいずれかの段(例えば初段)に は、第1論理値と第2論理値を持つ擬似乱数信号を順次生成する乱数生成回路と、擬似乱 数信号の値が例えば第1論理値であった場合に当該段から出力される残差信号の大きさを 第1の値だけシフトさせる第1手段とが備わっている。擬似乱数信号の値は、第1変換ブ ロック側と第2変換ブロック側とでそれぞれ別個独立に生成される。このような構成にお いて、校正ブロックは、擬似乱数信号が第1論理値であった場合の第1デジタル信号と第 2 論理値であった場合の第1デジタル信号との間の差分値を第2デジタル信号を基準とし て計測し、当該差分値がアナログ入力信号の大きさに依らず一定となるように第1デジタ ル 信 号 に 対 し て 補 正 値 を 加 え る 。 同 様 に 、 校 正 ブ ロ ッ ク は 、 擬 似 乱 数 信 号 が 第 1 論 理 値 で あった場合の第2デジタル信号と第2論理値であった場合の第2デジタル信号との間の差 分値を第1デジタル信号を基準として計測し、当該差分値がアナログ入力信号の大きさに 依らず一定となるように第2デジタル信号に対して補正値を加える。

[0019]

このような構成を用いると、当該校正対象の段が備えるオペアンプ回路で生じた3次の 非線形性を校正することが可能となり、アナログ・デジタル変換器の高精度化が実現可能 となる。また、第1デジタル信号と第2デジタル信号の一方を基準として他方の校正を行 うため、デジタル自己校正の収束時間を早めることが可能となる。

【発明の効果】

[0020]

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単 に説明すると、高精度なアナログ・デジタル変換器を実現可能になる。また、短い収束時 間で高精度な校正を可能にするアナログ・デジタル変換器を実現可能になる。

【図面の簡単な説明】

【 0 0 2 1 】

【図1】本発明の一実施の形態によるアナログ・デジタル変換器において、その全体構成 50

20

30

40

の一例を示すブロック図である。 【図2】図1のアナログ・デジタル変換器において、そのステージ[1]の伝達関数の一 例を示す説明図である。 【図3】図1のアナログ・デジタル変換器において、その主要部の詳細な構成例を示すブ ロック図である。 【図4】図3の主要な動作例を説明する図であり、(a)は当該動作に関連する構成を簡 略的に示したブロック図、(b)はステージ[1]から出力される残差信号の一方を表す 伝達関数、(c)はステージ[1]から出力される残差信号の他方を表す伝達関数である 10 【図5】(a)は、図4(a)におけるステージ[1]ならびに1ビットのDA変換回路 の詳細な構成例を示す回路図であり、(b)は、図5(a)におけるAD変換回路の詳細 な構成例を示す回路図である。 【図6】(a)、(b)は、図1のアナログ・デジタル変換器において、その3次非線形 性校正部の動作概念を示す説明図である。 【図7】(a)、(b)は、図6の各差分値が図1における一方のステージ「11に対応 する場合の各差分値の計測方法の一例を示す説明図である。 【図8】(a)、(b)は、図6の各差分値が図1における他方のステージ「1]に対応 する場合の各差分値の計測方法の一例を示す説明図である。 【図9】図7において、差分値を算出するための構成例を示す回路ブロック図である。 20 【図10】図1のアナログ・デジタル変換器において、その3次非線形性校正部の詳細な 構成例を示すブロック図である。 【 図 1 1 】 図 1 の ア ナ ロ グ ・ デ ジ タ ル 変 換 器 に お い て 、 図 1 0 の 3 次 非 線 形 性 校 正 部 お よ び図1のゲインミスマッチ校正部の動作例を示すフロー図である。 【図12】図1のアナログ・デジタル変換器において、そのゲインミスマッチ校正部の詳 細な構成例を示すブロック図である。 【図13】図12のゲインミスマッチ校正部の動作例を示す説明図である。 【図14】図12のゲインミスマッチ校正部の動作例を示す説明図である。 【図15】図1のアナログ・デジタル変換器において、その1次非線形性校正部の詳細な 構成例を示すブロック図である。 30 【図16】図15の動作例を説明するための補足図である。 【 図 1 7 】 図 1 5 の 動 作 例 を 説 明 す る た め の 補 足 図 で あ る 。 【図18】図15の動作例を説明するための補足図である。 【図19】図15の動作例を説明するための補足図である。 【図20】図1のデジタル・アナログ変換器において、そのシミュレーション条件を纏め た表である。 【図21】図1のデジタル・アナログ変換器において、その精度面でのシミュレーション 結果を纏めた表である。 【図22】図21における実際の算出データを示した図である。 【図23】図21における実際の算出データを示した図である。 40 【図24】図21における実際の算出データを示した図である。 【図25】図21における実際の算出データを示した図である。 【図26】図21における実際の算出データを示した図である。 【図27】図21における実際の算出データを示した図である。 【図28】図1のデジタル・アナログ変換器において、その収束時間面でのシミュレーシ ョン結果を示す算出データである。 【図29】図18のIIRフィルタの収束時間面でのシミュレーション結果を示す算出デ ータである。 【図30】本発明の前提として検討したアナログ・デジタル変換器において、スプリット 構 成 の パ イ プ ラ イ ン 型 A D 変 換 器 の 概 略 構 成 例 を 示 す ブ ロ ッ ク 図 で あ る 。

【図31】図30のアナログ・デジタル変換器において、その各AD変換ブロックの内部 ⁵⁰

(10)

(11)

構成例を示すブロック図ならびにその問題点の一例を示す説明図である。 【図32】図31のAD変換ブロックにおいて、その初段のステージの詳細な構成例を示 す回路図である。

【図33】図32におけるアンプ回路の入出力特性の一例を示す説明図である。

【発明を実施するための形態】

【0022】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 【0023】

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に 明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必 須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素 等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそう でないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含 むものとする。このことは、上記数値および範囲についても同様である。 【0024】

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS(相補型MOSトランジスタ)等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同 一の符号を付し、その繰り返しの説明は省略する。

[0 0 2 5]

《 ア ナ ロ グ ・ デ ジ タ ル 変 換 器 の 全 体 構 成 》

図1は、本発明の一実施の形態によるアナログ・デジタル変換器において、その全体構 成の一例を示すブロック図である。図1に示すアナログ・デジタル変換器は、2個のAD 変換ブロックADC__BKa,ADC__BKbと、校正ブロック(キャリブレーションブ ロック)CLB__BKによって構成される。ADC__BKaは、アナログ入力信号Viに 対してパイプライン式にデジタル変換を行うステージ[1]STG1a及びバックエンド AD変換部ADC__BEaと、1ビットのDA変換回路DAC__1Baとを備えている。 同様に、ADC__BKbは、アナログ入力信号Viに対してパイプライン式にデジタル変 換を行うステージ[1]STG1b及びバックエンドAD変換部ADC__BEbと、1ビ ットのDA変換回路DAC__1Bbとを備えている。 【0026】

STG1aは、アナログ入力信号Viを受けて、最上位部分となる複数ビット(ここでは1ビットの冗長ビットを含む(3+1)ビット)のデジタル信号MSBaを生成する。 ADC_BEaは、STG1aからの出力信号を受けて、MSBaに続く下位ビットから 最下位ビットまでのデジタル信号D1a(LSBa)を生成する。DAC_1Baは、詳 細は後述するが、CLB_BKからのデジタル信号に応じてSTG1aに対してアナログ 信号を供給する。同様に、STG1bは、Viを受けて、最上位部分となる複数ビット(ここでは1ビットの冗長ビットを含む(3+1)ビット)のデジタル信号MSBbを生成 する。ADC_BEbは、STG1bからの出力信号を受けて、MSBbに続く下位ビッ トから最下位ビットまでのデジタル信号D1b(LSBb)を生成する。DAC_1Bb は、詳細は後述するが、CLB_BKからのデジタル信号に応じてSTG1bに対してア

【0027】

校正ブロックCLB_BKは、AD変換ブロックADC_BKa,ADC_BKbから ⁵⁰

10

20

のデジタル信号 D 1 a , D 1 b に対してデジタル信号処理により各種校正(補正)を行った後、校正後のデジタル信号 D o を出力するものとなっている。デジタル信号 D 1 a , D 1 b は、ADC_BK a , ADC_BK b のステージ [1]STG 1 a , STG 1 b から出力された残差信号を表しており、これを校正するということは、STG 1 a , STG 1 b からをですることに等しい。言い換えれば、バックエンドAD変換部 ADC_BE a , ADC_BE b が STG 1 a , STG 1 b の伝達関数を計測し、その計測結果に対してCLB_BK が校正を行う。通常、パイプライン型 AD変換器は、より前段で生じた誤差ほど全体の変換精度に与える影響が大きいため、初段のステージ [1]を校正することで全体の変換精度の向上が図れる。また、見方を変えれば、初段のステージ [1]を校正することで、初段に低精度の回路を使用することができ、これにより、全体として高精度を維持しつつ、更なる高速化ならびに低消費電力化を図ることが可能となる。

(12)

校正ブロックCLB_BKは、ランダム信号生成部RNGa,RNGbと、3次非線形 性校正部CLB_3RDと、ゲインミスマッチ校正部CLB_GMと、1次非線形性校正 部CLB_1STと、デジタル加算部DADD1~DADD3と、平均値演算部AVEを 備えている。RNGaは、前述したDA変換回路DAC_1BaとCLB_GMに向けて 、擬似ランダムデジタル信号を出力する。RNGbは、前述したDA変換回路DAC_1 BbとCLB_GMに向けて、擬似ランダムデジタル信号を出力する。CLB_3RDは 、詳細は後述するが、RNGa,RNGbからAD変換ブロックADC_BKa,ADC _BKbに向けた擬似ランダムデジタル信号の出力を利用し、当該出力が反映されている ADC_BKa,ADC_BKbからのデジタル信号D1a,D1bを受け、これに対し てSTG1a,STG1bの伝達関数に生じた3次の非線形性の校正を行う。そして、C LB_3RDは、この校正後のデジタル信号D2a,D2bを出力すると共に、校正の処 理過程で生成したデジタル信号#H11a,#H11bを出力する。 【0029】

ゲインミスマッチ校正部CLB_GMは、詳細は後述するが、CLB_3RDからのデ ジタル信号D2a,D2bならびにデジタル信号#H11a,#H11bを受け、STG 1a,STG1bの伝達関数に生じたゲインの誤差を補正する。また、CLB_GMは、 RNGa,RNGbからの擬似ランダムデジタル信号を受け、RNGa,RNGbの影響 が反映されているデジタル信号D2a,D2bから、この影響を除外する。そして、CL B_GMは、これらの処理を経て生成されたデジタル信号D3a,D3bを出力する。 【0030】

デジタル加算部DADD1は、CLB_GMからのデジタル信号D3aと、AD変換ブロックADC_BKaからのMSBaとを加算し、デジタル信号D4aを出力する。デジタル加算部DADD2は、CLB_GMからのデジタル信号D3bと、AD変換ブロックADC_BKbからのMSBbとを加算し、デジタル信号D4bを出力する。1次非線形性校正部CLB_1STは、デジタル信号D4a,D4bに対して、STG1a,STG1bの伝達関数に生じた1次の非線形性等の校正を行ったのち、デジタル信号D5a,D5bを出力する。なお、このCLB_1STは、例えば、前述した非特許文献2の技術を用いることで実現可能である。デジタル加算部DADD3は、D5aとD5bを加算し、平均値演算部AVEは、DADD3の加算結果を平均化することで最終的なデジタル信号Doを生成する。

【0031】

図2は、図1のアナログ・デジタル変換器において、そのステージ[1]STGの伝達 関数の一例を示す説明図である。各AD変換プロックADC_BKa,ADC_BKb内 のステージ[1]STG1a,STG1bでの入出力特性は、図2に示すように、横軸を 入力電圧(アナログ入力信号Vi)、縦軸を出力電圧(残差信号)とする伝達関数によっ て表すことができる。この出力電圧(残差信号)は、バックエンドAD変換部ADC_B Ea,ADC_BEbによってデジタル信号LSBa,LSBbに変換される。また、出

50

20

10

力電圧の最大電圧値はVrefであり、最小電圧値は - Vrefである。伝達関数は、図2に示すような鋸歯状の波形となり、この歯の数は、ステージ[1]STG1a,STG1bでの変換ビット数や変換方式に応じて適宜定められる。例えば、1ビットの冗長ビットを含めた4ビット変換を行う場合、代表的には15個程度の歯が設けられる。ただし、本実施の形態では、この歯の数等は特に限定されないため、図2は、伝達関数の一部を概略的に示したものとなっている。

(13)

【0032】

A D C _ B K a 内のS T G 1 a の伝達関数において、例えば、入力電圧がV t h [j -1] ~ V t h [j] の範囲にある場合、デジタル信号M S B a として「i - 1」が出力さ れると共に、入力電圧に応じた残差信号が出力される。また、入力電圧がV t h [j] ~ V t h [j + 1] の範囲にある場合、M S B a として「i」が出力されると共に、入力電 圧に応じた残差信号が出力される。一方、A D C _ B K b 内のS T G 1 b の伝達関数にお いては、例えば、入力電圧がV t h [k] ~ V t h [k + 1] の範囲にある場合、デジタ ル信号M S B b として「i」が出力されると共に、入力電圧に応じた残差信号が出力され る。また、入力電圧がV t h [k + 1] ~ V t h [k + 2] の範囲にある場合、M S B b として「i + 1」が出力されると共に、入力電圧に応じた残差信号が出力される。 【0033】

ここで、STG1aの伝達関数とSTG1bの伝達関数を比較すると、一方の伝達関数は、他方の伝達関数と比較して、各MSBに対応する入力電圧範囲においてMSBの1ビット幅(V)の1/2だけオフセットが加わったようなものとなっている。すなわち、例えば、MSB=「i」は、STG1aでは入力電圧がVth[j]~Vth[j+1](=Vth[j]+ V)の範囲に対応し、STG1bでは入力電圧がVth[k](=Vth[j]- V/2)~Vth[k+1](=Vth[j]+ V/2)の範囲に対応する。

[0034]

《アナログ・デジタル変換器の主要部の詳細》

図3は、図1のアナログ・デジタル変換器において、その主要部の詳細な構成例を示す ブロック図である。ここでは、図を簡略化するためにシングルエンド回路の構成が示され ているが、差動回路により構成することも可能である。図3には、図1におけるAD変換 ブロックADC_BKa,ADC_BKbと、校正ブロックCLB_BK内のランダム信 号生成部RNGa,RNGbが示されている。図3において、ステージ[1]STG1は 、ここでは図1における2個のステージ[1]STG1a,STG1bを含んで構成され る。このSTG1は、5ビットのAD変換回路ADC1abと、4ビットのDA変換回路 DAC1a,DAC1bと、加減算回路AS1a,AS1bと、オペアンプ回路OP1a ,OP1bを備えている。

【0035】

A D 変換回路 A D C 1 a b は、アナログ入力信号 V i (V i 1) を 5 ビットのデジタル 信号に変換する。 D A C 1 a は、 A D C 1 a b からの偶数番目のデジタル出力信号を受け て、それに応じたアナログ出力信号を生成し、 D A C 1 b は、 A D C 1 a b からの奇数番 目のデジタル出力信号を受けて、それに応じたアナログ出力信号を生成する。加減算回路 A S 1 a は、 V i に対して D A C 1 a からのアナログ出力信号を減算すると共に 1 ビット の D A 変換回路 D A C __ 1 B a からのアナログ出力信号を減算(あるいは加算)してアナ ログ出力信号 V a 1 を生成する。同様に、加減算回路 A S 1 b は、 V i に対して D A C 1 b からのアナログ出力信号を減算すると共に 1 ビットの D A 変換回路 D A C __ 1 B b から のアナログ出力信号を減算(あるいは加算)してアナログ出力信号 V b 1 を生成する。 【0036】

オペアンプ回路OP1aは、加減算回路AS1aからのアナログ出力信号V_{a1}を所定 のゲイン(ここでは8倍)で増幅する。同様に、オペアンプ回路OP1bは、加減算回路 AS1bからのアナログ出力信号V_{b1}を所定のゲイン(ここでは8倍)で増幅する。O P1aからの出力電圧(残差信号)は、バックエンドAD変換部ADC_BEaに入力さ 10

30

れ、 O P 1 b からの出力電圧(残差信号)は、バックエンドAD変換部ADC __ B E b に 入力される。 A D C __ B E a は、図31で述べたようにパイプライン構成となっており、 それぞれ1.5 ビット等を順次生成するステージ[2]STG2a~ステージ[9]ST G 9 a と、その後段に設けられ3ビット等を生成するフラッシュAD変換回路FADC a を備えている。同様に、ADC __ B E b も、それぞれ1.5 ビット等を順次生成するステ ージ[2]STG2b~ステージ[9]STG9bと、その後段に設けられ3ビット等を 生成するフラッシュAD変換回路FADCbを備えている。 【0037】

(14)

1 ビットのDA変換回路DAC_1Baは、ランダム信号生成部RNGaからの擬似ラ ンダムデジタル信号に応じて0Vか、あるいは(Vref/16)V等を加減算回路AS 1aに向けて出力する。同様に、1ビットのDA変換回路DAC_1Bbは、ランダム信 号生成部RNGbからの擬似ランダムデジタル信号に応じて0Vか、あるいは(Vref /16)V等を加減算回路AS1bに向けて出力する。ここでは、特に限定はされないが 、擬似ランダムデジタル信号が'1'の場合に(Vref/16)Vが出力され、'0' の場合に0Vが出力されるものとする。RNGa,RNGbは、例えば、LFSR(Line ar Feedback Shift Register)等によって構成され、それぞれ、異なる初期値に基づいて 独立に擬似ランダムデジタル信号を生成する。

【 0 0 3 8 】

図4は、図3の主要な動作例を説明する図であり、(a)は当該動作に関連する構成を 簡略的に示したブロック図、(b)はステージ[1]から出力される残差信号の一方を表 す伝達関数、(c)はステージ[1]から出力される残差信号の他方を表す伝達関数であ る。図4(a)には、アナログ入力信号Vi1を受けるステージ[1]STG1と、1ビ ットのDA変換回路DAC_1Bと、ランダム信号生成部RNGと、バックエンドAD変 換部ADC_BEと、3次非線形性校正部CLB_3RDが示されている。STG1は、 図1におけるステージ[1]STG1a,STG1bのそれぞれか、あるいは図3のステ ージ[1]における2系統の経路の一方を表している。また、DAC_1Bは、図1およ び図3におけるDAC_1Ba,DAC_1Bbのそれぞれを表し、RNGは、図1およ び図3におけるRNGa,RNGbのそれぞれを表し、ADC_BEは、図1および図3 におけるADC_BEa,ADC_BEbのそれぞれを表す。 【0039】

このような構成において、図4のSTG1が図1のSTG1aであった場合、対応する バックエンドAD変換部ADC_BEaによって計測されるSTG1aの残差信号(デジ タル信号D1aに該当)は、図4(b)に示すような伝達関数となる。すなわち、RNG aが'0'を出力した場合には、図4(b)の特性TCaに示すような伝達関数となり、 RNGaが'1'を出力した場合には、図4(b)の特性TCa、に示すような伝達関数 となる。同様に、図4のSTG1が図1のSTG1bであった場合、対応するバックエン ドAD変換部ADC_BEbによって計測されるSTG1bの残差信号(デジタル信号D 1bに該当)は、図4(c)に示すような伝達関数となる。すなわち、RNGbが'0' を出力した場合には、図4(c)の特性TCbに示すような伝達関数となり、RNGbが '1'を出力した場合には、図4(c)の特性TCbに示すような伝達関数となる。 【0040】

このように、ランダム信号生成部 R N G a , R N G b が'1'を出力した場合には、 V r e f / 1 6 がオペアンプ回路 O P 1 a , O P 1 b によって 8 倍に増幅されるため、結果 的に、伝達関数の縦軸方向において V r e f / 2 のシフトが生じる。本実施の形態のアナ ログ・デジタル変換器では、この V r e f / 2 のシフトを利用して 3 次の非線形性の校正 を行う。その詳細に関しては、図 6 以降で説明する。 【0041】

《パイプラインステージ周りの詳細回路構成》

図 5 (a)は、図 4 (a)におけるステージ[1] S T G 1 ならびに 1 ビットの D A 変換回路 D A C __ 1 B の詳細な構成例を示す回路図であり、図 5 (b)は、図 5 (a)にお

20

10

40

ける A D 変換回路の詳細な構成例を示す回路図である。 S T G 1 ならびに D A C _ 1 B は 、例えば図 5 (a)に示すようなスイッチトキャパシタ回路を用いて実現できる。図 5 (a)に示すスイッチトキャパシタ回路は、アンプ回路 A M P 1 と、容量 C f およびスイッ チ回路 S W f と、 n 個の容量 C [1] ~ C [n] およびスイッチ回路 S W [1] ~ S W [n] と、容量 C r およびスイッチ回路 S W r と、スイッチデコーダ S D E C から構成され る。当該スイッチトキャパシタ回路では、図 4 (a)における 1 ビットの D A 変換回路 D A C _ 1 B が、容量 C r およびスイッチ回路 S W r によって実現されることが特徴となっ ている。

(15)

【0042】

CfおよびSWfは、AMP1の負帰還経路に並列に接続される。AMP1の正極(+)入力ノードは接地電源電圧GNDに接続される。C[1]~C[n]の一端は、AMP 1の負極(-)入力ノードに共通に接続される。C[1]~C[n]の他端は、それぞれ、 SW[1]~SW[n]の一端に接続される。SW[1]~SW[n]のそれぞれの他端 には、アナログ入力信号Vi1か基準電圧(+Vref又は-Vref)か0V電圧のい ずれかが選択的に印加される。SDECは、AD変換回路ADC1の出力に応じて前述し たSW[1]~SW[n]の他端に印加する電圧信号を選択する。

【0043】

また、Crの一端は、AMP1の負極(-)入力ノードに接続され、Crの他端は、S Wrの一端に接続される。SWrの他端には、基準電圧(+Vref)か0V電圧のいず れかが選択的に印加される。SWrは、ランダム信号生成部RNGが'1'を出力した際 には他端を+Vrefに接続し、RNGが'0'を出力した際には他端を0V電圧に接続 する。ここで、C[1]~C[n]は、それぞれ容量値Csを備え、Crは容量値Cs/ 2を備える。

[0044]

このスイッチトキャパシタ回路は、次のように動作する。まず、SWfがオンに制御され、SW[1]~SW[n]の他端にVi1が印加される。次いで、SWfがオフに制御され、SW[1]~SW[n]の他端に、+Vrefか-Vrefか0Vが印加され、更に、SWrの他端に+Vrefか0Vが印加される。そうすると、AMP1の出力電圧(残差信号)Vo1は、式(2)となる。

【0045】

Vol=(n·Cs/Cf)·Vil±(m·Cs/Cf)·Vref-{r·(Cs /2)/Cf}·Vref (2)

式(2)において、(n・Cs/Cf)の値は、図4(a)におけるOP1のゲインを 定める。mの値は、SW[1]~SW[n]の他端の中から+Vrefが印加される他端 の個数と-Vrefが印加される他端の個数との差分値であり、図4(b)におけるDA C1が差分値mの値を制御する。また、rの値は、RNGが'1'を出力した場合には「 1」であり、'0'を出力した場合には「0」である。なお、Cfの容量値もCsとした 場合、式(2)は式(3)となる。

[0046]

Vo1=n・Vi1±m・Vref-r・(1/2)・Vref (3) また、図5(a)におけるAD変換回路ADC1は、例えば、図5(b)に示すような フラッシュ型AD変換回路で実現できる。図5(b)に示すADC1は、m個のコンパレータ回路CMP[1]~CMP[m]と、エンコーダ回路ENCを備えている。CMP[1]は、判定電圧Vth[1]を基準にアナログ入力信号Vi1を比較判定し、CMP[2]は、判定電圧Vth[2]を基準にVi1を比較判定し、以降同様にして、CMP[m]は、判定電圧Vth[m]を基準にVi1を比較判定する。ENCは、CMP[1] ~CMP[m]からの比較判定結果を受けてMSBを生成する。ここで、図4(a)のS TG1がSTG1aの場合とSTG1bの場合とでは、Vth[1]~Vth[m]のそ れぞれの値が異なっている。例えば、STG1aのVth[j],Vth[j+1]は、それぞ

30

20

10

40

れ V j - V / 2 , V j + V / 2 となっている。これによって、図 2 に示したような伝 達関数が実現可能となる。

【0047】

《 3 次 非 線 形 性 校 正 部 の 詳 細 》

図6(a)、(b)は、図1のアナログ・デジタル変換器において、その3次非線形性 校正部CLB_3RDの動作概念を示す説明図である。図6(a)には、3次非線形性の 校正を行わない場合において、STG1a(又はSTG1b)の伝達関数の一例が示され ている。図6(a)において、伝達関数上の特性TCおよび特性TC'は、STG1a(又はSTG1b)から出力される残差信号に該当し、図1におけるデジタル信号D1a(又はD1b)に該当するものである。特性TC'は、図4で説明したように、ランダム信 号生成部RNGの'1'出力に伴い特性TCが縦軸方向にVref/2だけシフトしたも のである。

【0048】

図6(a)における特性TCおよびTC,は、それぞれ、図33等で述べたように、3次の非線形性を持っている。ここで、TCとTC,は、それぞれ縦軸方向のレンジがVr ef/2だけ異なるため、横軸方向の推移に応じてその3次の歪みの量も異なる。すなわ ち、TCおよびTC,は、図33に示すように、縦軸の原点(0)近辺では、3次の歪み の影響が小さく、原点から遠ざかるにつれて3次の歪みの影響が大きくなる。その結果、 図6(a)に示すように、原点近辺におけるTCとTC,の差分値H12は、3次の歪み の影響が小さく、原点から離れた位置におけるTCとTC,の差分値H111は、3次の歪 みの影響が大きくなる。また、特性TC,TC,は鋸歯であるため、この3次の歪みの影 響が小さい領域と3次の歪みの影響が大きい領域が、横軸方向のおよそMSB/2単位の 推移に応じて、交互に生じることになる。そこで、図6(b)に示すように、このH11 とH12の大きさを逐次計測して、「H11の平均値=H12の平均値」となるように補 正を行えば、3次の非線形性を校正することが可能となる。

次に、図7~図10を用いて、3次非線形性校正部CLB_3RDの詳細な処理内容について説明する。図7(a)、(b)は、図6の各差分値H111,H12が図1における一方のステージ[1]STG1aに対応する場合の各差分値O合計測方法の一例を示す説明図である。図6で述べたような各差分値H11,H12を計測する際、ある時刻において特性TCとTC'が同時に出力されている訳ではないため、何らかの工夫が必要となる。例えば、ランダム信号生成部RNGの出力が'0'の場合の残差信号と、'1'の場合の残差信号を長期間に亘って観測し、それぞれの特性TCおよびTC'の曲がり方を認識すると共に統計的な処理によって校正を行う方法が考えられる。しかしながら、このような方法では、収束時間が長くなる恐れがある。そこで、ここでは、ある時刻において同時に出力されている他方のステージ[1]STG1bからの残差信号を利用し、これを基準として各差分値H11,H12を計測する。これによって、短い収束時間で高精度な校正を行うことが可能となる。

[0050]

図7(a)には、RNGbが'0'を出力した際にSTG1bから出力される残差信号 40 の特性TCbを基準として、RNGaが'0'を出力した際にSTG1aから出力される 残差信号の特性TCaと、RNGaが'1'を出力した際にSTG1aから出力される残 差信号の特性TCa'との差分値を計測する例が示されている。まず、図6の差分値H1 1に対応する差分値H11aは、図7(a)に示すように、TCbを基準として、TCa 'との差分値(Da011)を逐次計測ならびに平均化し、また、TCaとの差分値(D a001)を逐次計測ならびに平均化することで、「H111a=Da011の平均値-D a001の平均値」によって算出できる。

【0051】

同様に、図6の差分値H12に対応する差分値H12aは、図7(a)に示すように、
TCbを基準として、TCaとの差分値(Da002)を逐次計測ならびに平均化し、ま ⁵⁰

10



た、 TCa'との差分値(Da012)を逐次計測ならびに平均化することで、「H12 a=Da002の平均値 - Da012の平均値」によって算出できる。ここで、H11a 側の領域とH12a側の領域は、その境界において、 TCbに応じて出力されたMSBb が1ビットシフトするか、あるいはTCa(TCa')に応じて出力されたMSBaが1 ビットシフトすることになるため、この各MSBの違いによって区別することができる。 具体的には、例えば、図7(a)に示すように、MSBa=MSBbの領域をH11a側 の領域とし、MSBa MSBbの領域をH12a側の領域とすることができる。 【0052】

また、差分値 H 1 1 a , H 1 2 a は、図 7 (b)に基づいて算出することも可能である 。図 7 (b)には、図 7 (a)と異なり R N G b が '1 'を出力した際に S T G 1 b から 出力される残差信号の特性 T C b 'を基準として、前述した特性 T C a と特性 T C a 'の 差分値を計測する例が示されている。まず、差分値 H 1 1 a は、図 7 (b)に示すように 、T C b 'を基準として、T C a 'との差分値 (D a 1 1 1)を逐次計測ならびに平均化 し、また、T C a との差分値 (D a 1 0 1)を逐次計測ならびに平均化することで、「H 1 1 a = D a 1 1 1 の平均値 - D a 1 0 1 の平均値」によって算出できる。 【0 0 5 3】

同様に、差分値 H 1 2 a は、図 7 (b)に示すように、 T C b'を基準として、 T C a との差分値 (D a 1 0 2)を逐次計測ならびに平均化し、また、 T C a'との差分値 (D a 1 1 2)を逐次計測ならびに平均化することで、「H 1 2 a = D a 1 0 2 の平均値 - D a 1 1 2 の平均値」によって算出できる。ここで、 H 1 1 a 側の領域とH 1 2 a 側の領域 は、その境界において、 T C b'に応じて出力された M S B b が 1 ビットシフトするか、 あるいは T C a (T C a')に応じて出力された M S B a が 1 ビットシフトすることにな るため、 この各 M S B の違いによって区別することができる。

【0054】

図 8 (a)、(b)は、図 6 の各差分値 H 1 1 , H 1 2 が図 1 における他方のステージ [1] S T G 1 b に対応する場合の各差分値の計測方法の一例を示す説明図である。この 場合は、図 7 (a),(b)の場合と逆に、ある時刻において同時に出力されている一方 のステージ [1] S T G 1 a からの残差信号を利用し、これを基準として各差分値 H 1 1 ,H 1 2 を計測する。

【0055】

図8(a)には、RNGaが'0'を出力した際にSTG1aから出力される残差信号の特性TCaを基準として、RNGbが'0'を出力した際にSTG1bから出力される 残差信号の特性TCbと、RNGbが'1'を出力した際にSTG1bから出力される残 差信号の特性TCb'との差分値を計測する例が示されている。まず、図6の差分値H1 1に対応する差分値H11bは、図8(a)に示すように、TCaを基準として、TCb との差分値(Db001)を逐次計測ならびに平均化し、また、TCb'との差分値(D b011)を逐次計測ならびに平均化することで、「H11b=Db001の平均値-D b0110平均値」によって算出できる。

[0056]

同様に、図6の差分値H12に対応する差分値H12bは、図8(a)に示すように、 TCaを基準として、TCb'との差分値(Db012)を逐次計測ならびに平均化し、 また、TCbとの差分値(Db002)を逐次計測ならびに平均化することで、「H12 b=Db012の平均値-Db002の平均値」によって算出できる。ここで、H11b 側の領域とH12b側の領域は、その境界において、TCaに応じて出力されたMSBa が1ビットシフトするか、あるいはTCb(TCb')に応じて出力されたMSBbが1 ビットシフトすることになるため、この各MSBの違いによって区別することができる。 【0057】

また、差分値 H 1 1 b , H 1 2 b は、図 8 (b)に基づいて算出することも可能である。図 8 (b)には、図 8 (a)と異なり R N G a が '1 'を出力した際に S T G 1 a から出力される残差信号の特性 T C a 'を基準として、前述した特性 T C b と特性 T C b 'の

差分値を計測する例が示されている。まず、差分値 H 1 1 b は、図 8 (b)に示すように、 T C a 'を基準として、 T C b との差分値 (D b 1 0 1)を逐次計測ならびに平均化し、また、 T C b 'との差分値 (D b 1 1 1)を逐次計測ならびに平均化することで、「 H 1 1 b = D b 1 0 1の平均値 - D b 1 1 1の平均値」によって算出できる。 【 0 0 5 8 】

同様に、差分値 H 1 2 b は、図 8 (b)に示すように、 T C a 'を基準として、 T C b 'との差分値 (D b 1 1 2)を逐次計測ならびに平均化し、また、 T C b との差分値 (D b 1 0 2)を逐次計測ならびに平均化することで、「H 1 2 b = D b 1 1 2 の平均値 - D b 1 0 2 の平均値」によって算出できる。ここで、 H 1 1 b 側の領域とH 1 2 b 側の領域 は、その境界において、 T C a 'に応じて出力された M S B a が 1 ビットシフトするか、あるいは T C b (T C b ')に応じて出力された M S B b が 1 ビットシフトすることになるため、 この各 M S B の違いによって区別することができる。

図9は、図7において、差分値H11aを算出するための構成例を示す回路ブロック図 である。ここでは、差分値H11aを例とするが、勿論、前述した差分値H12a,H1 1b,H12bも同様な構成で算出可能である。図9に示す構成例は、所謂IIR(Infi nite Impulse Response)フィルタであり、重み付け回路WT11,WT12,WT21 ,WT22と、デジタル加減算回路DAS1~DAS3と、1サイクル遅延回路DLY1 ,DLY2を備えている。図9に示すように、図7(a)に示した差分値Da011は、 WT11によってµ3aの重み付けがなされた後、DAS1に出力される。図7(a)に 示した差分値Da001は、WT21によって同じくµ3aの重み付けがなされた後、D AS2に出力される。

[0060]

DAS1の出力は、DLY1による1サイクルの遅延を経て、WT12により(μ₃ a -1)の重み付けがなされたのち、自身の入力に帰還される。DAS1は、WT11の出 力からWT12の出力を減算したのち、新たな出力を生成する。ここで、定数μ₃ aを適 切に設定することでDa011の移動平均が算出される。同様に、DAS2の出力は、D LY2による1サイクルの遅延を経て、WT22により(μ₃ a -1)の重み付けがなさ れたのち、自身の入力に帰還される。DAS2は、WT21の出力からWT22の出力を 減算したのち、新たな出力を生成する。ここで、定数μ₃ aを適切に設定することで、D a001の移動平均が算出される。DAS3は、DAS1の出力からDAS2の出力を減 算し、その結果を差分値H11aとして出力する。

【0061】

図10は、図1のアナログ・デジタル変換器において、その3次非線形性校正部CLB __3 R Dの詳細な構成例を示すブロック図である。図10に示す3次非線形性校正部CL B__3 R Dは、演算回路CALC_A1,CALC_B1,CALC_Ea,CALC_ Eb、計測回路MEAS1、デジタル加減算回路DAS10a,DAS10b,DAS1 1a,DAS11b,DAS12、アキュムレータ回路ACMa,ACMb、重み付け回 路WT30a,WT30bを備えている。

【0062】

図10のCLB_3RDは、図1に示したように、バックエンドAD変換部ADC_B Ea,ADC_BEbから出力されたデジタル信号D1a,D1bを入力として、デジタ ル信号D2a,D2bおよびデジタル信号#H11a,#H11bを出力する。D1aは 、DAS11aを介して3次の非線形性の補正が行われ、この補正後のデジタル信号がD 2 aとして出力されると共に、DAS12の一方に入力される。同様に、D1bは、DA S11bを介して3次の非線形性の補正が行われ、この補正後のデジタル信号がD2bと して出力されると共に、DAS12の他方に入力される。DAS12は、このD2aとD 2 bの差分を算出すると共に、その算出結果をMEAS1に出力する。この算出結果は、 各サイクル毎に、図7(a)、(b)に示したDa001,Da002,Da011,D a012,Da101,Da102,Da111,Da112のいずれかに該当すること 10

になる。なお、図7(a)、(b)内には、(RNGa,RNGb)=(0,0),(0 , 1), (1,0), (1,1)の組み合わせが全て含まれており、図8(a)、(b) に示したDbxxxは、実際には、図7(a)、(b)に示したDaxxxのいずれかに 該当することになる。

[0063]

MEAS1は、例えば、図9に示したようなIIRフィルタを複数備え、ここでは、M SBa,MSBbおよびRNGa,RNGbの情報を用いて、前述した各Daxxx毎の 平均 値 # D a x x x および各 D b x x x 毎の平均 値 # D b x x x を算出すると共に、前述 した H 1 1 a , H 1 2 a , H 1 1 b , H 1 2 b を 算出する。 すなわち、 R N G a , R N G bの組み合わせによって、図7(a)、(b)(および図8(a)、(b))のいずれの 場合に該当するかを識別でき、MSBa,MSBbによって、3次の非線形性の影響が大 きい領域(すなわちH11側)か3次の非線形性の影響が小さい領域(すなわちH12側)かを識別できる。MEAS1は、この識別結果に応じて選択されたIIRフィルタを用 いてH11a, H12a, H11b, H12bを算出する。なお、非線形性の影響が大き い領域と非線形性の影響が小さい領域は、図6(a)等に示したようにそれぞれ交互に複 数箇所存在することになるが、この複数箇所同士は特に区別する必要はなく、非線形性の 影響が大きい領域であるか非線形性の影響が小さい領域であるかの2つを区別すればよい

[0064]

20 CALC_A1は、各サイクル毎にMEAS1から時系列的に出力されるH11a, H 1 2 a を受けて、その平均値 # H 1 1 a , # H 1 2 a を算出する。同様に、 C A L C 1 は、各サイクル毎にMEAS1から時系列的に出力されるH11b, H12bを受けて 、その平均値#H11b,#H12bを算出する。そして、CALC_A1は、#H11 a , # H 1 2 a を D A S 1 0 a に出力すると共に、図 1 の 1 次非線形性校正部 C L B _ 1 STに向けて#H11a(又は#H12aでもよい)を出力する。同様に、CALC_B 1は、#H11b,#H12bをDAS10bに出力すると共に、CLB_1STに向け て#H11b(又は#H12bでもよい)を出力する。なお、この平均値の算出は、場合 によっては省略することも可能である。すなわち、MEAS1によって平均値#Daxx × および平均値 # D b × × × が算出されているため、これらの平均値に基づいて算出され 30 た日11,日12も、ある程度平均化された値となる。 [0065]

DAS10aは、#H11a - #H12aを演算し、その演算結果をWT30aに出力 する。 W T 3 0 a は、 D A S 1 0 a からの演算結果に対して μ_Aの重み付けを加えて A C M a に出力する。同様に、D A S 1 0 b は、 # H 1 1 b - # H 1 2 b を演算し、その演算 結果をWT30bに出力する。WT30bは、DAS10bからの演算結果に対してµ_Ŗ の重み付けを加えてACMbに出力する。ACMaは、WT30aからの出力を累積加算 し、その演算結果p。。をCALC_Eaに出力する。同様に、ACMbは、WT30b からの出力を累積加算し、その演算結果p_{3b}をCALC_Ebに出力する。すなわち、 p₃, p₃, p₃, のそれぞれ(p₃)は、累積回数をNとして、式(4)で定められる。 [0066]

 $p_{3}(N) = p_{3}(N-1) + \mu(\#H11-\#H12)$ (4) C A L C _ E a は、式(4)で与えられる p ₃(p ₃ a)と、デジタル信号 D 1 a を用 いて式(5)で定められる逆関数 e_a(D1a, p_{3a})を演算する。同様に、CALC _ E bは、式(4)で与えられるp₃(p_{3 b})と、デジタル信号D1bを用いて式(5)で定められる逆関数 e _b (D 1 b , p _{3 b})を演算する。 [0067]



(20)

[0068]

DAS11aは、D1aからCALC_Eaの演算結果ea(D1a, p3a)を減算 し、その結果を新たな出力としてDAS12の一方に出力する。同様に、DAS11bは 、D1bからCALC_Ebの演算結果eb(D1b, p3b)を減算し、その結果を新 たな出力としてDAS12の他方に出力する。式(5)の逆関数は、3次の非線形性を相 殺するための関数であり、p3の値が最適化された際に、デジタル信号D1の値に応じて 3次の非線形誤差を相殺する最適な補正値を導出するものである。このp3の値を最適化 するため、#H11と#H12の誤差をWT30によって増幅し、ACMが、この誤差を 反映してp3の値を更新している。このようなアルゴリズムは、所謂最小二乗法(LMS))に基づくアルゴリズムとなっており、結果的には、「(#H11-#H12)=0」に 向けて収束し、これに伴いp3が最適値に収束する。

【0069】

以上のような処理によって、デジタル信号 D 2 a , D 2 b は、 3 次の非線形性が校正されたデジタル信号となる。なお、 C A L C _ E a , C A L C _ E b は、プロセッサ等の演算回路で実現することも可能であるが、より高速化を図るためには、予め式(5)における入力と出力の具体的な数値を記憶したテーブルを設け、このテーブルに基づいて演算を行えばよい。

[0070]

図11は、図1のアナログ・デジタル変換器において、図10の3次非線形性校正部C LB_3RDおよび図1のゲインミスマッチ校正部CLB_GMの動作例を示すフロー図 である。図11において、S1101~S1106は、図1および図10の3次非線形性 校正部CLB_3RDの処理に該当し、S1107はゲインミスマッチ校正部CLB_G Mの処理に該当する。まず、CLB_3RDは、ランダム信号生成部RNGa,RNGb の組み合わせに応じてデジタル信号D1aとD1bの差分を算出する(S1101)。例 えば、(RNGa,RNGb)=(0,0)の際の差分をdab00とし、(RNGa, RNGb)=(0,1)の際の差分をdab01とし、(RNGa,RNGb)=(1, 0)の際の差分をdab10とし、(RNGa,RNGb)=(1,1)の際の差分をd ab11とする。

【0071】

次いで、CLB_3RDは、3次の非線形性の影響が強い領域(例えばMSBa=MS B b となる領域)で、例えば、「h a n l = d a b 0 0 - d a b 1 0」(すなわち図7(a)のH 1 1 a に該当)と「h b n l = d a b 0 0 - d a b 0 1」(すなわち図8(a) のH 1 1 b に該当)を算出する(S 1 1 0 2)。また、3次の非線形性の影響が弱い領域 (例えばMSBa MSBbとなる領域)で、例えば、「h a l = d a b 0 0 - d a b 1 0」(すなわち図7(a)のH 1 2 a に該当)と「h b l = d a b 0 0 - d a b 0 1」(すなわち図8(a)のH 1 2 b に該当)を算出する(S 1 1 0 3)。これらS 1 1 0 1 ~ S 1 1 0 3 の処理は、前述したように図10における計測回路MEAS1によって行われ る。

[0072]

続いて、CLB__3RDは、図10の演算回路CALC__Eを用いて、式(5)のe(D1,p₃)を演算し(S1104)、それをデジタル信号D1a,D1bに反映させた 後、アキュムレータ回路ACMを用いてp₃を更新する(S1105)。そして、このS 20

10

1104とS1105の処理を「hanl‐hal」(および「hbnl‐hbl」)が 十分に小さくなるまで繰り返す(S1106)。「hanl-hal」(および「hbn 1 - h b 1 」)が十分に小さくなると、ゲインミスマッチ校正部 C L B _ G M は、必要に 応じて、ゲイン補正およびオフセット補正を行う(S1107)。以下、このS1107 での処理に関して詳細に説明する。

(21)

[0073]

《ゲインミスマッチ校正部の詳細》

図12は、図1のアナログ・デジタル変換器において、そのゲインミスマッチ校正部C L B __ G M の詳細な構成例を示すブロック図である。図13および図14は、それぞれ、 図 1 2 のゲインミスマッチ校正部 C L B __ G M の動作例を示す説明図である。図 1 2 に示 すゲインミスマッチ校正部CLB__GMは、デジタルスイッチ回路DSWa,DSWbと 、 デ ジ タ ル 加 減 算 回 路 D A S 2 0 a , D A S 2 0 b と、 乗 算 回 路 M U L 1 , M U L 2 a , MUL2bを備える。

[0074]

前述したように、3次非線形性校正部CLB_3RDから出力されるデジタル信号D2 a , D 2 b は、ランダム信号生成部 R N G a , R N G b の出力が '0 'の場合を基準とし て、RNGa,RNGbの出力が'1'の場合に所定のオフセットが加わることになる。 そこで、CLB_GMは、図13に示すように、RNGa='1'の場合のデジタル信号 D 2 a (特性 T C a ') に C L B _ 3 R D から出力された # H a (# H 1 1 a あるいは # H12aでもよい)を加えることで、このオフセット分を元に戻す。また、RNGb= ' 1 'の場合のデジタル信号 D 2 b (特性 T C b ')に C L B 3 R D から出力された # H b (#H11b あるいは#H12b でもよい)を加えることで、このオフセット分を元に 戻す。

[0075]

また、 3 次非線形性校正部 C L B __ 3 R D から出力されるデジタル信号 D 2 a , D 2 b は、場合によっては、伝達関数におけるD2aに対応する特性の傾きとD2bに対応する 特性の傾きとに違いが生じることがある。そこで、CLB GMは、図14に示すように 、 D 2 a に 対 応 す る 特 性 T C a の 傾 き を 基 準 と し て 、 D 2 b に 対 応 す る 特 性 T C b の 傾 き が一致するように、TCbに対して補正を行う。これによって、TCaとTCbのゲイン ミスマッチを解消できる。なお、ここでは、特性TCaの傾きを基準として特性TCbの 傾きを補正したが、勿論、逆に特性TCbの傾きを基準として特性TCaの傾きを補正し てもよい。

[0076]

図13および図14で述べたような処理を行うため、図12のゲインミスマッチ校正部 CLB_GMは、次のように動作する。まず、DSWaは、RNGaの出力が'1'であ った場合に#H11aを選択して出力し、RNGaの出力が'0'であった場合に「0」 を選択して出力する。同様に、DSWbは、RNGbの出力が'1'であった場合に#H 1 1 bを選択して出力し、RNGbの出力が '0 'であった場合に「0」を選択して出力 する。DAS20aは、デジタル信号D2aにDSWaの出力を加算して出力し、DAS 20 b は、デジタル信号 D 2 b に D S W b の出力を加算して出力する。これによって、前 述した図13の処理が実現可能となる。

また、MUL1は、DAS20bの出力に対して#H11a/#H11bの係数を乗算 して出力する。この係数 # H 1 1 a / # H 1 1 b は、図 1 4 における特性 T C a と特性 T C b の 傾きの 違いを表すことになるため、これによって図14の処理が実現可能となる。 このような処理を経て、 D A S 2 0 a の出力は、 M U L 2 a で 2 ^{- 3} 倍されることでビッ トの桁位置が調整されたのちデジタル信号D3aとして出力され、MUL1の出力も、M UL2 b で 2 ^{- 3} 倍されることでビットの桁位置が調整されたのちデジタル信号 D 3 b と して出力される。 [0078]

10

《1次非線形性校正部の詳細》

図15は、図1のアナログ・デジタル変換器において、その1次非線形性校正部CLB _1STの詳細な構成例を示すブロック図である。図16~図19は、それぞれ、図15 の動作例を説明するための補足図である。図15に示す1次非線形性校正部CLB_1S Tは、デジタル加減算回路DAS30,DAS31a,DAS31bと、計測回路MEA S2と、演算回路CALC_A2,CALC_B2を備えている。CLB_1STは、図 1等に示したように、3次の非線形性の校正とゲインミスマッチの校正が行われたのち、 MSBとの結合が行われたデジタル信号D4a,D4bを対象とし、主に、図31で説明 したDA変換回路DAC1の容量ミスマッチや、オペアンプ回路OP1の1次の非線形性 の校正を行う。そして、校正が行われたデジタル信号D5a,D5bを出力する。図15 の詳細な説明に先だって、まずは、その動作概念の説明を行う。

(22)

【0079】

図16には、ステージ[1]STG1a,STG1bにおける伝達関数の一例と、これ に対応して得られるアナログ入力信号とデジタル出力信号の関係が示されている。図16 の伝達関数において、STG1aの特性TCaと、STG1bの特性TCbは、それぞれ 、MSBが切り替わる毎にオフセットが生じている。これは、図31のDAC1に容量ミ スマッチが存在し、これに伴いその変換後のアナログ電圧にばらつきが生じることや、図 31のOP1に1次の非線形性等が存在することが主要因となっている。そうすると、ア ナログ入力信号とデジタル出力信号の関係で見た場合、図16に示すように、階段状の特 性となり、各段の高さにもばらつきが生じることになる。この特性がより直線に近づくほ ど、アナログ・デジタル変換器の特性は理想的となるため、CLB_1STは、この各段 の高さを測定して、それを「0」に近づけるような校正を行う。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図17には、図16で述べた各段の高さの測定方法の一例が示されている。図17に示 すように、MSBaとLSBaを結合した特性と、MSBbとLSBbを結合した特性は 、前述したDAC1の容量ミスマッチや、LSBa,LSBbの傾き誤差(1次の非線形 性)に伴いMSBの切り替わりで段差が生じている。ここで、STG1aの特性TCaと STG2aの特性TCbとでは、図2で述べたようにMSB/2分のオフセットを設けて いるため、TCa,TCbの一方を基準として他方の段差を計測することが可能となる。 例えば、TCbを基準として、MSBaが「i-1」の時の高さを (i-1)2として 計測し、MSBaが「i」の時の高さを i 2 くの切り替わりに伴うエラー成分とな る。同様に、TCaを基準とすれば、MSBbの切り替わりに伴うエラー成分も算出でき る。

[0081**]**

図18には、所謂IIRフィルタの構成例が示されている。図17で述べたような各 ⁱ の値は、ノイズ等の影響を低減するため、図18に示すようなIIRフィルタに入力さ れ、その結果、#<u>i</u>として平均化される。IIRフィルタの構成に関しては、前述した 図9と同様であり、重み付けの係数μ₁。を調整することで最適なフィルタリングが可能 となる。そして、図19に示すように、この平均化された#<u>i</u>を各MSB毎に累積加算 し、入力されたデジタル信号毎に、当該デジタル信号のMSBに対応する累積加算値を減 算することで、前述したような階段状の段差が校正できる。すなわち、例えば、デジタル 信号D4bのMSBbが「2」であった場合、D4bから「#_{1 B} + #_{2 B}」の減算 を行えばよい。

[0082]

以上のような動作を実現するため、図15におけるDAS30は、デジタル信号D4a からデジタル信号D4bを減算し、その減算結果をMEAS2に出力する。MEAS2は 、各減算結果(すなわち _{i A}, _{i B})をIIRフィルタを用いて平均化する。これに よって、図17および図18の処理が実現可能となる。各 _{i A}の各平均値 # _{i A}は、 CALC_A2によってMSBa毎に累積加算され、各 _{i B}の各平均値 # _{i B}は、C 10

20

30

A L C __ B 2 によって M S B b 毎に累積加算される。そして、 D A S 3 1 a に D 4 a が入 力された際、 D 4 a の M S B a に応じた補正値が C A L C __ A 2 より出力され、 D A S 3 1 a は、 D 4 a から当該補正値を減算してデジタル信号 D 5 a を生成する。同様に、 D A S 3 1 b に D 4 b が入力された際、 D 4 b の M S B b に応じた補正値が C A L C __ B 2 よ り出力され、 D A S 3 1 b は、 D 4 b から当該補正値を減算してデジタル信号 D 5 b を生 成する。これによって、 図 1 9 の処理が実現可能となる。

(23)

[0 0 8 3]

《本実施の形態による代表的な効果》

以上、本発明の一実施の形態によるデジタル・アナログ変換器を用いることによる代表 的な効果を述べると次のようになる。まず、容量ミスマッチや1次の非線形性に加えて3 次の非線形性(オペアンプ回路が差動構成の場合、奇数次の非線形性)を校正できること から、高精度化が実現可能になる。また、スプリット構成を利用し、バックグラウンドデ ジタル自己校正により一方の出力結果を基準として他方の出力結果を校正することで、短 い収束時間で高精度な校正が実現可能となる。更に、このような自己校正を、パイプライ ン構成の初段に適用することで、初段に低精度のオペアンプ回路を使用することができ、 パイプライン型AD変換器の低消費電力化、高速化が実現可能となる。

[0084]

《シミュレーション結果》

続いて、図1に示したデジタル・アナログ変換器を対象にシミュレーションを行った結 果について説明する。図20は、図1のデジタル・アナログ変換器において、そのシミュ レーション条件を纏めた表である。図20に示すように、まず、サブDAC(図3のDA C1a,DAC1b)の容量ミスマッチは、両方のステージ[1]STG1a,STG1 b共に5%()に設定されている。STG1aにおけるオペアンプ(図3のOP1a) の入出力特性(非線形性)は、「g_{a1}(V_{a1})=7.6V_{a1} +(-15.2)V_a ₁³」に設定され、STG1bにおけるオペアンプ(図3のOP1b)の入出力特性は、 「g_{b1}(V_{b1})=7.5V_{b1} +(-15)V_{b1}³」に設定されている。 【0085】

また、 3 次の非線形性の補正に関し、 S T G 1 a , S T G 1 b における L M S ループの ステップサイズ(図 1 0 の W T 3 0 a , W T 3 0 b) は、 μ_A = μ_B = 1 / 8 1 9 2 に設 定され、 I I R フィルタのゲイン(図 9) は、 μ_{3 a} = μ_{3 b} = 1 / 5 1 2 に設定されて いる。 1 次の非線形性の補正に関し、 S T G 1 a , S T G 1 b における I I R フィルタの ゲイン(図 1 8) は、 μ_{1 a} = μ_{1 b} = 1 / 1 0 2 4 に設定されている。 【 0 0 8 6 】

図21は、図1のデジタル・アナログ変換器において、その精度面でのシミュレーション結果を纏めた表である。図22~図27のそれぞれは、図21における実際の算出データを示した図である。図21には、INL(Integral Non Linearity)、DNL(Differ ential Non Linearity)、SNDR(Signal to Noise and Distortion Ratio)、ENO B(Effective Number Of Bits)を指標として、補正なし、補正有り(一部)、補正有り (全て)の場合でシミュレーションを行った結果が示されている。補正有り(一部)は、 図1の校正ブロックCLB_BKにおいて1次非線形性校正部CLB_1STのみを備え た場合であり、補正有り(全て)は、これに加えて、3次非線形性校正部CLB_3RD とゲインミスマッチ校正部CLB_GMを備えた場合である。図21に示すように、補正 なし、補正有り(一部)、補正有り(全て)と進むに従い、全ての指標において改善効果 が得られている。例えば、ENOB(有効ビット数)では、補正なし、補正有り(一部) 、補正有り(全て)の場合で、それぞれ、7.5ビット程度、11ビット程度、2ビッ ト程度と改善されている。

【0087】

図28は、図1のデジタル・アナログ変換器において、その収束時間面でのシミュレーション結果を示す算出データである。図29は、図18のIIRフィルタの収束時間面でのシミュレーション結果を示す算出データである。図28に示すように、図10で説明し

10

30

た3次の非線形性の校正に伴うLMSループは、6×10⁵程度のサンプル数で収束して いる。これは、例えばサンプリングレートを10MS/sとした場合、約0.06秒に該 当する。一方、非特許文献1に記載されているような統計的手法に基づく校正を行った場 合、通常、5×10⁷程度のサンプル数が必要とされる。これは、サンプリングレートを 10MS/sとした場合、約5秒に該当する。したがって、本実施の形態のデジタル・ア ナログ変換器を用いることで、非特許文献1等と比較して、収束時間を1/100程度に 短縮できる。

(24)

[0088]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発 明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可 ¹⁰ 能である。

【0089】

例えば、これまでの実施の形態では、パイプライン構成の初段を対象にバックグラウン ドデジタル自己校正を行ったが、必ずしも初段である必要はなく、場合によっては、2段 目以降のいずれかの段に適用することも可能である。ただし、各段の内でも最も精度が要 求される段(デジタル・アナログ変換器の精度全体に与える影響が最も大きい段)に適用 することが望ましく、多くのパイプライン型デジタル・アナログ変換器では、通常、それ が初段に該当する。

【 0 0 9 0 】

また、これまでの実施の形態では、スプリット構成のパイプライン型デジタル・アナログ グ変換器を用いたが、これに限らずスプリット構成のサイクリック型デジタル・アナログ 変換器等に適用することも可能である。スプリット構成のサイクリック型デジタル・アナ ログ変換器では、例えば、図1においてステージ[1]STG1a,STG1bの後段と なるバックエンドAD変換部ADC_BEa,ADC_BEbがそれぞれ1個のステージ で構成され、当該ステージの出力を入力に複数回ループさせることでパイプライン型と同 様な動作が行われる。この場合においても、例えばSTG1a,STG1bに対して前述 したバックグラウンドデジタル自己校正を適用することで、高精度化や、加えて収束時間 の短縮が図れる。

【産業上の利用可能性】

【0091】

本実施の形態によるデジタル・アナログ変換器は、例えば、デジタルテレビ用LSI、 携帯電話用LSI、ミリ波用カスタムマイコン等において画像処理用、通信処理用として 用いられるパイプライン型デジタル・アナログ変換器に適用して特に有益なものであり、 これに限らず、様々な製品で用いられる各種デジタル・アナログ変換器に対して広く適用 可能である。

【符号の説明】

[0092]

A C M アキュムレータ回路 A D C A D 変換回路 A D C B E バックエンドA D 変換部 A D C B K A D 変換プロック A M P アンプ回路 A S 加減算回路 A V E 平均値演算部 C , C r 、 C f 容量 C A L C 演算回路 C L B 1 S T 1 次非線形性校正部 C L B 3 R D 3 次非線形性校正部 C L B G M ゲインミスマッチ校正部 30

CMP コンパレータ回路 D デジタル信号 DAC DA変換回路 DAC_1B 1ビットのDA変換回路 DADD デジタル加算部 DAS デジタル加減算回路 DLY 遅延回路 DSW デジタルスイッチ回路 Do デジタル出力信号 ENC エンコーダ回路 FADC フラッシュAD変換回路 MEAS 計測回路 MUL 乗算回路 OP オペアンプ回路 RNG ランダム信号生成部 SDEC スイッチデコーダ回路 STG ステージ SUB 減算回路 SW スイッチ回路 Vi アナログ入力信号 WT 重み付け回路

【図1】



【図2】







(26)

【図4】









【図5】

図 5





【図6】











Ø 9



【図10】







(28)

【図12】















ĝ











【図15】





【図17】



【図18】





【図20】

Z 20

	STG1a	STG1b
サプDACの 容量ミスマッチ	5% (5%(σ)
オペアンプの 非線形性	$g_{a1}(V_{a1})=7.6V_{a1}+(-15.2)V_{a1}^{3}$	$g_{b1}(V_{b1})=7.5V_{b1}+(-15)V_{b1}^{3}$
3次の 非線形性の 補正	LMSループのステップサイズ: μ _Λ =1/8192 IIRフィルタゲイン: μ _{3a} =1/512	LMSループのステップサイズ: μ _B =1/8192 IIRフィルタゲイン: μ ₃₅ =1/512
1次の 非線形性の 補正	IIRフィルタゲイン: μ _{1s} =1/1024	IIRフィルタゲイン: μ _{1b} =1/1024

【図21】

Z 21

		INL	DNL	SNDR	ENOB
オエカー	STG1a	+8.2 / -7.7	+0.17 / -0.94	46.8	7.48
桶正ない	STG1b	+7.1 / -4.5	+0.19 / -0.99	47.9	7.67
補正あり	STG1a	+0.86 / -2.2	+0.19 / -0.88	66.8	10.8
・Cミスマッチ)	STG1b	+1.2/-1.3	+0.75/-0.18	68.1	11
補正あり (・ゲインエラー	STG1a	+0.23 / -0.13	+0.21 / -0.27	73.9	11.9
・Cミスマッチ ・3次の非線形性)	STG1b	+0.21 / -0.16	+0.26 / -0.2	73.9	11.9
		[LSB]	[LSB]	[dB]	[Bit]







【図25】





【図24】



【図26】







【図29】

Z 29



図 30



【図28】

【図27】





【図33】



フロントページの続き

(72)発明者 小林 春夫
群馬県桐生市天神町1丁目5番1号 国立大学法人群馬大学内
Fターム(参考) 5J022 AA15 AC04 BA04 BA05 CA01 CA07 CB06