デルタシグマ TDC を用いた位相ノイズ測定

大澤 優介*, 平林 大樹, 針谷 尚裕 小林 春夫(群馬大学), 新津 葵一(名古屋大学), 小林 修(STARC)

Phase Noise Testing Using Delta - Sigma TDC

Yusuke Osawa^{*}, Daiki Hirabayashi, Naohiro Harigai, Haruo Kobayashi (Gunma University) Kiichi Niitsu (Nagoya University), Osamu Kobayashi (STARC),

This paper describes two phase noise measurement and testing techniques for a clock using a delta-sigma time-to-digital converter (TDC). One is with a reference signal (which has only very small phase noise), and the other is without a reference signal. Both proposed techniques can be implemented with relatively small circuitry, based on the following: (i) The clock under test (CUT) is a repetitive signal. (ii) The time resolution with CUT and a reference clock can be finer with longer measurement time with the delta-sigma TDC. (iii) The phase noise power spectrum can be calculated from the delta-sigma TDC output data using FFT. High performance spectrum analyzers with long measurement time (about 10 seconds order due to average of several times phase measurement results), which are very costly, are not be needed for phase noise measurement with the proposed technique. The second method which is similar to the above but does not require a reference signal by employing a self-reference clock technique, would have potentials for wide applications.

キーワード: 位相ノイズ測定,時間-ディジタル変換器,シグマデルタ変調,PLL テスト (Phase Noise Measurement, Time-to-Digital Converter, Delta -Sigma Modulation, PLL testing)

1. はじめに

近年、半導体製造プロセスの微細化に伴い、トランジスタ 1 つあたりの半導体製造コストは減少しているが、テストコ ストは増加している。それに伴い、低コスト・高品質である テスト技術が要求される⁽¹⁾。PLL (Phase Locked Loop)を テストする際に重要となるのが、ジッタ・位相ノイズの評価 である^(1.6)。オンチップでジッタ・位相ノイズを試験する回 路はすでに提案されている^(5,6)が、論文^[5]のオンチップ・ジ ッタ測定回路では、周波数特性を得るのが困難である。ま た、論文^[6]に示されている PLL の位相ノイズ測定では、通 常のフラッシュ型 TDC (Time-to-Digital Converter) が用 いられているが、フラッシュ型 TDC では測定分解能を高 くすることが困難である。

そこで本研究では、高時間分解能で位相ノイズ測定を可 能にするために、デルタシグマ TDC を用いる手法を提案 し、MATLABを用いてシステムレベルでの検討を行った。 シグマデルタ TDC は小面積で実装可能であり、測定時間が 長くすれば時間分解能が向上する⁽⁴⁾⁽⁵⁾。デルタシグマ TDC の出力波形を FFT (Fast Fourier Transform) することによ って、1 MHz の入力クロックの位相ノイズを測定できるこ とを確認した。提案手法により位相ノイズ測定・テストのた めの高価なスペクトラムアナライザが不要になり、低コス トテストが実現できる。 本論文ではデルタシグマTDCを用いた位相ノイズ測定に ついて2つの手法を述べる⁽⁹⁻¹¹⁾。1つ目は基準クロックを使 用した手法であり^[11]、2つ目は基準クロックを使用せずに実 現できる手法である。2つ目の手法は幅広い用途への使用が 期待できる。

本論文の構成は以下のとおりである。2 章でデルタシグ マ TDC について説明する。3 章では提案する基準クロック を使用した位相ノイズ測定法について、4 章ではそのシミュ レーション結果を示す。5 章では基準クロックを使用しない クロック自己参照型の位相ノイズ測定法について、6 章では そのシミュレーション結果を示す。最後に 7 章にて結論を 述べる。

2. デルタシグマ TDC

検討したデルタシグマ TDC の全体構成を図1に示す。シ グマデルタ TDC は、遅延素子 τ 、マルチプレクサ、 位相 比較器、タイミングジェネレータ、 積分器、 比較器から構 成される。クロック信号 CLK1 と CLK2 を入力されると、 立ち上がり時間差 ΔT を測定する。

入力された CLK1、CLK2 はそれぞれ比較器出力 D_{out} に応じて経路が制御される。その結果得られる信号をそれぞれ CLK_{1a}、CLK_{2a}とする。位相比較器によりこれらの信号の時間差 CLK_{in}を出す。この時間差 CLK_{in}を電圧に変換

し、電圧モードで積分し INT_{out}を出力させる。この出力 INT_{out}を比較器によりゼロと比較し最終的な出力 D_{out}を 求める。CLK1 が速い場合には時間差を求めたときに正と なるため積分後の比較器出力は 1 となり、次のクロックで は CLK1 は遅延の経路、CLK2 はそのまま信号を通す経路 がそれぞれ選択される。CLK2 が速い場合には時間差を求 めたときに負となるため積分後の比較器出力は 0 となり、 選択される経路は逆となる。入力の時間差に比例して 1 が 出力されるため、比較器から出力された 1 の数からクロッ ク間の立ち上がり時間差 ΔT を計測することができる。

図2に比較器出力 D_{out}が 0、1 それぞれの場合のタイミ ングチャートを示す。

デルタシグマ TDC における入力クロックの時間差 ΔT の 測定範囲は $-\tau < \Delta T < \tau$ である(図 3)。つまり、測定範囲は遅延素子の遅延量 τ によって決まる。



Fig. 1. Block diagram of Sigma-Delta TDC.

デルタシグマTDCを用いた位相ノイズ測定における測定時 分解能(時間分解能)は次のように与えられる。

$$T_{resolution} = \frac{2\tau}{N_{DATA}}$$

測定分解能は、遅延素子 τと出力で得られるデータ点数 NDATA で決定される。つまり、測定時間を長くすることで、 NDATA が多く取れるため、測定分解能がより細かくなる。

デルタシグマ TDC を用いた基準クロックによる位相ノイズ測定

〈3・1〉位相ノイズ測定原理

デルタシグマ TDC を用いた位相ノイズの測定原理を図 4 に示す。図 4 において、CLK1 は位相ノイズを含む被試験 クロックであり、CLK2 は位相ノイズを含まない基準クロ ックである。また、CLK1 と CLK2 の周波数は等しい。

CLK1 が位相ノイズのない信号の場合、2 つの入力クロッ ク CLK1 と CLK2 の時間差は常に一定であるため、デル タシグマ TDC の出力スペクトルは DC 成分のみに出現す る。

一方、CLK1に位相ノイズが存在する場合、2つの入力ク ロックの時間差はクロック周期毎に変化する。したがって、 デルタシグマTDCの出力スペクトルには2つの入力クロッ クの時間差の変動が現れることになるため、位相ノイズの 測定が可能となる。

比較器により生じる量子化ノイズのノイズフロア成分 は、デルタシグマ変調によってノイズシェープがかかるた め、周波数が高くなるにつれてフロアが上昇する。



図 2 デルタシグマ TDC のタイミングチャート Fig. 2. Timing chart of the delta-sigma TDC in Fig.1 (b).



図3 デルタシグマ TDC の入出力特性

Fig.3. Input-output characteristics of the delta-sigma TDC.





〈3·2〉数式解析

図5にデルタシグマTDCを用いた位相ノイズ測定の構成 を示す。位相ノイズを含む被試験クロック(Clock Under Test: CUT)と位相ノイズを含まない基準クロック REF との時間差をシグマデルタTDCにより測定する。シグマデ ルタTDCの出力信号から得られるディジタルコードを FFT することで、被試験クロックの位相ノイズを測定でき る。本節では数式を用いて、位相ノイズが測定できることを 述べる。



図 5 デルタシグマ TDC を用いた位相ノイズ測定の構

成 及びゼロクロス点変動関数 r(m) Fig. 5. Phase noise measurement system using the delta-sigma TDC and zero-cross variation function r(m).

図 5 において、2 つのクロック CUT と REF の周期を T とした時、クロック CUT の正弦波近似は以下の式で表すことができる。

$$CUT \approx \sin(2\pi f_{in}t + \phi(t)) \qquad (1)$$

$$(where, f_{in} = 1/T)$$

ここで、(*d*) は時間領域で表した位相ノイズである。また、 立ち上がりエッジのゼロクロス点変動関数 *r*(*m*) とする と、立ち上がりエッジの *m* 番目のゼロクロス点は、

$$2\pi f_{in}(mT + \tau(m)) + \phi(mT) = 2\pi m \qquad \dots \qquad (2)$$

$$\therefore \phi(mT) = -2\pi f_{in}\tau(m) \qquad \dots \qquad (3)$$

となる。 (*mT*) が時間領域で表した位相ノイズである。したがって式(3)より、(*m*) の成分によって位相ノイズが決定される。

r(m) が単一正弦波の位相変動である場合を考える。この とき、

 $\tau(m) = T \cdot \alpha_1 \cdot \sin(\omega_1 \cdot mT)$ (4) と表すことができる。このとき、時間領域における位相ノイズは、

 $\phi(mT) = -2\pi\alpha_j \cdot \sin(\omega_1 \cdot mT) \qquad (5)$

となる。これより、周波数領域における ω_1 のパワースペクトラムは次の式で表せる。

$$\Phi(\omega_1) = \frac{1}{2} (2\pi\alpha_1)^2$$
 (6)

式(6)の $\phi(\omega)$ は周波数領域で表した位相ノイズである。

次に、**r(m)**が正弦波合成の位相変動である場合を考える。 このとき、

と表すことができる。このとき、時間領域における位相ノイズは、

となる。これより、周波数領域における*ωj*のパワースペクト ラムは次の式で表せる。

$$\Phi(\omega_j) = \frac{1}{2} (2\pi\alpha_j)^2 \qquad \dots \qquad (9)$$

以上より、デルタシグマ TDC 出力の FFT 解析から位相/ イズ **Φ**(*w*)を算出することが可能である。

位相ノイズ測定シミュレーション (基準クロック有)

提案手法の有効性を、MATLAB を用いたシミュレーショ ンにより確認した。シミュレーションの回路構成は図 5 の ようにした。入力クロック CUT の位相変動は、 VTD(Variable Time Delay)を用いて理想的に与えている。 入力クロック CUT と REF の周波数は 1 MHz とし、入力 クロック CUT にのみ位相変動を与えた。シグマデルタ TDC の遅延素子 τ は 200 ns に設定した。また、シグマデルタ TDC の出力で得られるデータ点数は 4096 点とした。シミ ュレーション条件を Table. 1 に示す。入力クロック CUT に 単一正弦波と正弦波合成 2 つの位相変動を与えてシミュレ ーションを行った。

表1 与えた位相変動に関するシミュレーション条件

Table 1. Simulation conditions.

位相変動に関するシミュレーション条件	
1. 単一正弦波	2. 正弦波合成
$\tau(m) = T \cdot \alpha_1 \cdot \sin(\omega_1 \cdot mT) \dots (4)$	$\tau(m) = \sum_{j=1}^{2} T \cdot \alpha_{j} \cdot sin(\omega_{j} \cdot mT) \dots (7)$
$T \cdot \alpha_1 = 100 \ [ns]$	$\overline{J=1}$ $T \cdot \alpha_1 = T \cdot \alpha_2 = 50 [ns]$
$f_1 = \frac{\omega_1}{2\pi} = 10 \text{ [kHz]}$	$f_1 = \frac{\omega_1}{2\pi} = 10 \text{ [kHz]}$
$f_2 = \frac{\omega_2}{2\pi} = 50 \; [\text{kHz}]$	$f_2 = \frac{\omega_2}{2\pi} = 50 \; [\text{kHz}]$

〈4・1〉単一正弦波の位相変動シミュレーション結果

10kHz と 50kHz の単一正弦波の位相変動を、それぞれ入 カクロック CUT のエッジに加え MATLAB によりシミュレ ーションを行った。

a) 位相変動: 10kHz

図 6 に位相ノイズなしの場合と 10kHz (式(4)において、 $\omega_1/(2\pi) = 10$ kHz)の位相ノイズを含む場合、それぞれのデ ルタシグマ TDC の出力を FFT した結果を示す。図 6 より、 10 kHz のスプリアスが現れていることが分かる。

b) 位相変動: 50kHz

図 7 に 50kHz (式(4)において、 $\omega_1/(2\pi) = 50$ kHz)の位 相ノイズを含む場合のデルタシグマ TDC の出力を FFT し た結果を示す。図 7 より、50 kHz のスプリアスが現れてい ることが分かる。





Fig. 7. Power spectrum of the delta-sigma TDC output (MATLAB simulation).

〈4·2〉正弦波合成の位相変動シミュレーション結果

10kHz と 50kHz の 2 つの正弦波合成の位相変動を入力 クロック CUT のエッジに加え MATLAB によりシミュレー ションを行った (式(8)において、N=2, $\omega_1/(2\pi)$ = 10kHz, $\omega_2/(2\pi)$ = 50kHz)。

図8にシミュレーション結果を示す。図8より、10kHz と50kHzの周波数でスプリアスが現れていることが分か る。この結果から、CUTに複数の位相変動成分が含まれて いる場合でも、提案手法により複数の周波数成分を測定す ることが可能である。

〈2·3〉章における数式とシミュレーション結果の値を比較した結果、一致を確認した。



- 図8 デルタシグマ TDC 出力のパワースペクトラム (MATLAB シミュレーション)
- Fig. 8. Power spectrum of the delta-sigma TDC output. (MATLAB simulation).
- 5. デルタシグマ TDC を用いた自己参照クロック による位相ノイズ測定

〈5-1〉 位相ノイズ測定原理

図9にデルタシグマ TDC を用いた自己参照クロックによ る位相ノイズ測定の構成を示す。CLK は位相ノイズを含む 被試験クロックである。この CLK と CLK を β T だけ遅延 させた信号をデルタシグマ TDC に入力する。ここで T はク ロックの周期であり、 β は1が望ましい。 β は正確に 1 や 整数でなくても良いため実装が容易である。

この提案手法ではCLKのピリオドジッタの測定が可能で ある(図 10)。測定対象である位相ノイズのパワースペクト ラムは、図 9 に示されるデルタシグマ TDC の出力を FFT して求められたピリオドジッタのパワースペクトラムに 1/ω²を掛け合わせることで得ることができる(図 11)。





Fig.9 Proposed phase noise measurement using delta-sigma TDC without reference clock.









〈5-2〉数式解析

図 9 で示した回路において、数式を用いて位相ノイズが 測定できることを述べる。〈2·3〉章の式(3)まで同様な導出で あるため省略する。

(m) が単一正弦波の位相変動である場合を考える。この
 とき (2-3) 章と同様であるため式(4)となる。

 $\tau(m) = T \cdot \alpha_1 \cdot \sin(\omega_1 \cdot mT)$ (4) 図 9 のデルタシグマ TDC では次の時間を測定している。

 $\tau(m+1) - \tau(m) + (\beta - 1)T$

 $= T \cdot \alpha_1 [\sin(\omega_1 (m+1)T) - \sin(\omega_1 \cdot mT)] + (\beta - 1)T$ $= 2T \cdot \alpha_1 \sin(\omega_1 T/2) \cos(\omega_1 (m+1/2)T) + (\beta - 1)T$ (10) ここで($\beta - 1$)Tは図 4 の DC 成分である。すなわち、時間領

域での周波数成分は、 $d'(mT) = 2T \cdot \alpha \sin(\omega T/2)\cos(\omega (m+1/2)T)$ (11)

$$\varphi(mI) = 2I \cdot \alpha_1 \sin(\omega_1 I/2) \cos(\omega_1 (m + 1/2)I)$$
 (11)
と表せる。これより、周波数領域では、

$$\Phi'(\omega_1) = \frac{1}{2} (2\pi\alpha_1)^2 \left[2\sin 2(\omega_1 T/2)\right]^2 \qquad \dots \qquad (12)$$

と表せる。ω₁における位相ノイズのパワースペクトルラム は、

$$\Phi(\omega_1) = \frac{\Phi'(\omega_1)}{[2\sin(\omega_1 T/2)]^2}$$
(13)

と表せる。

ここで前提として、 ω_1 は $2\pi f_{in}$ より十分小さいとして考える。発信器の位相ノイズに関して、位相ノイズの周波数特性は発信器の信号の周波数に比べ十分に小さい。このことから前提は妥当性のあるものだと言える。

上記の前提が成り立っている場合、 $\omega_1 T/2 \ll 1$ である。こ

れより
$$2\sin\left(\frac{\omega_1 T}{2}\right) \cong \omega_1 T$$
であるため、位相ノイズのパワース

$$\Phi(\omega_1) \cong \frac{\Phi'(\omega_1)}{{\omega_1}^2 T^2} \qquad (14)$$

と表せる。

6. 位相ノイズ測定シミュレーション (基準クロック無)

図 9 に示した提案手法の有効性を、MATLAB を用いた シミュレーションにより確認した。シミュレーションの回 路構成は図 9 のようにした。

入力クロック CLK の周波数は 1 MHz とし、位相変動を 加えた。デルタシグマ TDC の遅延素子 τ は 100 ns に、 β は 1 に設定した。また、デルタシグマ TDC の出力で得られ るデータ点数は 4096 点とした。単一正弦波と正弦波合成の 位相変動を加えてシミュレーションを行った。

〈6・1〉単一正弦波の位相変動シミュレーション結果

図 12 は CLK に単一正弦波の位相変動(1kHz、10kHz、 100kHz)を加え、出力を FFT した結果である。

図 12 より、1kHz、10kHz、100kHz それぞれのスプリア スが現れていることが分かる。また、位相ノイズの周波数が 高くなるほどパワースペクトラムが上昇していることが確 認できる。これは図 11 で示したとおりの結果となっている。

図 13 に単一正弦波の位相変動(10kHz~100kHz:10kHz 刻み)のシミュレーション結果と理論値との比較を示す。

図 13 より、シミュレーションの値が理論値の特性を示す ように変化していることが分かる。

〈6・2〉正弦波合成の位相変動シミュレーション結果

図 14 は CLK に 2 つの正弦波(10kHz と 50kHz)の合成 波を加え、出力を FFT した結果である。

図 14 より、10kHz と 50kHz の周波数でスプリアスが現 れていることが分かる。この結果から、CLK に複数の位相 変動成分が含まれている場合でも、提案手法により複数の 周波数成分を測定することが可能である。

〈6・3〉遅延量ß変動のシミュレーション結果

自己参照クロックを実現させるために用いる 8T-delay 部 分を実装する場合(図 9)、製造によってばらつきが出るこ とが予想される。そこで遅延部分で製造ばらつきが存在し ても提案手法によって位相ノイズが測定可能であることを 確認するためシミュレーションを行った。

製造ばらつきによる遅延量の誤差を±5%と仮定し、β を 0.95、1.05 のそれぞれの値でシミュレーションを行った。 CLK に加える位相変動は 10kHz の単一正弦波である。

図 15 は遅延量 β の誤差を±5%としたときのデルタシグ マ TDC 出力の FFT 結果である。

図 15 より、 β が 0.95 や 1.05 の値であっても 10kHz の 周波数でスプリアスが現れていることが分かる。この結果 から、 β が"1"でなく、遅延量に誤差が生じても位相ノイズ を測定することが可能である。





図 13 シミュレーション結果と理論値との比較 Fig.13 MATLAB simulation results and theoretical analysis of TDC output power versus phase variation frequency with the proposed phase noise measurement technique without a reference clock.





Fig.14 MATLAB simulation results of phase noise measurement without a reference clock (delta-sigma TDC output power spectrum).

<u>β = 1.05 (誤差 +5%)</u>



(b) β=1.05
 図 15 遅延量 β の誤差±5%におけるデルタシグマ
 TDC 出力のパワースペクトラム
 (MATLAB シミュレーション)

Fig.15 MATLAB simulation results of phase noise measurement without a reference clock in \pm 5% error of β (delta-sigma TDC output power spectrum).

7. 結論

本論文では、デルタシグマ TDC を用いた位相ノイズ測定 を可能にする手法を 2 つ(基準クロック使用、自己参照ク ロック使用)提案し、それらの有効性を MATLAB を用い たシステムレベルのシミュレーションによって検証を行っ た。また、提案した位相ノイズ測定のための理論式を導出 し、シミュレーション結果と比較してこれらの一致を確認 した。提案手法を用いることで、高価なスペクトラムアナラ イザを使用することなく、低コストで高品質の位相ノイズ 測定及びテストが可能である。 ここでは1MHz クロックのシミュレーションを行ったが 高速クロックの場合も間引き(Under-sampling)により位 相ノイズ測定可能である。また提案手法ではクロック周波 数近傍周波数帯の位相ノイズも測定可能である。

謝辞

本研究は半導体理工学センターにより支援されています。

文

献

- G. Roberts, F. Taenzler, M Burns, An Introduction to Mixed-Signal IC Test and Measurement, Oxford University Press, (2011).
- R. B. Staszewski, P. T. Balsara, All-Digital Frequency Synthesizer in Deep-Submicron CMOS, Wiley-Interscience (2006).
- (3) A. W. Scott, R. Frobenius, RF Measurements for Cellular Phones and Wireless Data Systems, Jon Wiley & Son. Inc. (2008).
- (4) K. Niitsu, N. Harigai, D. Hirabayashi, D. Oki, M. Sakurai, O. Kobayashi, T. J. Yamaguchi, H. Kobayashi, "A Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges," VLSI Circuits Symposium, Honolulu, Hawaii (June 2012).
- (5) K. Niitsu, M. Sakurai, N. Harigai, T. J. Yamaguchi, H. Kobayashi, "CMOS Circuits to Measure Timing Jitter Using a Self-Referenced Clock and a Cascaded Time Difference Amplifier with Duty-Cycle Compensation," IEEE J. of Solid-State Circuits, vo. 47, no.11, pp. 2701-2710 (Nov. 2012).
- (6) A. Ecker, B. Blakkan, M. Soma, "A Digital Method for Phase Noise Measurement," IEEE International Test Conference, Anaheim, CA (Sept. 2012).
- (7) S. Uemori, M. Ishii, H. Kobayashi, D. Hirabayashi, Y. Arakawa, Y. Doi, O. Kobayashi, T. Matsuura, K. Niitsu, Y. Yano, T. Gake, T. Yamaguchi, N. Takai, "Multi-bit Sigma-Delta TDC Architecture with Improved Linearity," J. of Electronic Testing : Theory and Applications, Springer, vol. 29, no. 6, pp.879-892 (Dec. 2013).
- (8) D. Hirabayashi, Y. Osawa, N. Harigai, H. Kobayashi, O. Kobayashi, K. Niitsu, T. Yamaguchi, N. Takai, "Phase Noise Measurement with Sigma-Delta TDC", IEEE International Test Conference, Poster Session, Anaheim, CA (Sept. 2013).