

第 58 回「システム LSI 合同ゼミ」開催のお知らせ

発表時間制限のない自由な研究討論の場として、標記合同ゼミを下記のように企画いたしました。この合同ゼミは、不定期に開催される非公式の公開研究発表会で、1 研究室や 1 研究部署で行われている研究発表を複数の研究機関合同で行い、幅広く忌憚のない意見交換を行おうとするものです。ご興味のおありの方は是非お誘い合わせの上ご参加ください。

なお、本合同ゼミは年 3 回程度の割で、今後も引続き開催していく予定です。皆様からもご発表頂けるようでしたら、これほど嬉しいことはございません。ご遠慮無くご相談いただきたく、お待ち申し上げます。

築山修治 (中央大学),
金子峰雄, 梶谷洋司 (北陸先端科学技術大学院大学),
山田昭彦 (コンピュータシステム&メディア研究所),
貴家仁志 (首都大学),
戸川望 (早稲田大学),
原祐子, 高橋篤司, 岡田健一 (東京工業大学),
高島康裕 (北九州市立大学),
小平行秀 (会津大学),
北澤仁志, 藤吉邦洋 (東京農工大学)
小林春夫, 白石洋一 (群馬大学)

記

<<第 58 回システム LSI 合同ゼミ>>

日時: 2014 年 10 月 18 日(土) 午後 1 時 30 分から午後 7 時頃まで(予定)

場所: 東京農工大学 小金井キャンパス

発表: 13 号館 1321 講義室 (13:30 分から)

ポスター: 12 号館 1216 講義室 (17 時頃から)

以下の URL をご参照下さい

<http://www.tuat.ac.jp/access/>

東小金井駅南口を出て徒歩約 10 分ですが、Suica や PASMO 利用でしたら交通系 IC カード専用改札である nonowa 口を出た方が近道になります。

ポスター懇談会では、発表のあった研究に関してポスターボードを用いた

研究討論を予定しております。軽食・アルコール飲料を準備いたします。
ポスター懇談会のみ参加も歓迎します。

申し込み: 合同ゼミ(ポスター懇談会のみも可)に参加ご希望の方は、準備の都合上、
2014年10月14日(火)までに、以下の連絡先までお申し込みください。

申し込み、ご質問等宛先:

東京農工大学 藤吉邦洋

E-mail: fujiyosi@cc.tuat.ac.jp

発表:

=====

(1) デルタシグマ型デジタル時間変換回路と帯域選択スペクトラム拡散クロック生成への応用

群馬大学大学院 理工学府 電子情報部門
小林研究室 博士前期課程2年 Khatami Ramin

この発表ではデルタシグマ変調を用いて時間信号を出力する回路
(デルタシグマ型デジタル 時間変換回路)と、
ノイズ拡散帯域を選択できるスペクトル拡散クロック発生器への応用の原理と
シミュレーション結果を示す。

=====

(2) 複素マルチバンドパス $\Delta\Sigma$ DAC の線形性向上技術

群馬大学大学院 理工学府 電子情報部門
小林研究室 博士前期課程2年 村上正紘

通信用 IC チップのテストに必要な I-Q 信号生成をする、複素バンドパス $\Delta\Sigma$ DA 変換器について検討した。また、実および複素マルチバンドパス $\Delta\Sigma$ DA 変換器に適用する DWA(Data-Weighted Averaging)アルゴリズムの効果を確認した。これらの内容について報告する。

(3) FPGA の配線遅延特性を利用したフロアプラン指向高位合成手法

早稲田大学大学院 基幹理工学研究科 情報理工・情報通信専攻

戸川研究室 修士1年 藤原晃一

近年、画像処理や通信プロトコル処理などデータを高速処理する必要がある場面で、高位合成を利用した FPGA 設計が増加している。高位合成を利用した FPGA 設計では、高位合成段階でマルチプレクサのボトルネックと共に配線遅延を考慮することが強く求められる。また、FPGA は種類によって配線遅延特性が異なるため、配線遅延を見積もる際には FPGA の配線遅延特性を考慮する必要がある。本発表では、高位合成段階で MUX を削減・制限した上で、FPGA の配線遅延特性を考慮したフロアプラン指向手法を提案する。提案手法はバインディングにおいて MUX の削減・制限を行い、FPGA におけるマルチプレクサのボトルネックを解決する。また、レジスタ分散型アーキテクチャの1つである HDR アーキテクチャを用いて、高位合成段階でモジュールの配置を行う。フロアプランの際に、FPGA での配線遅延特性を考慮した配線遅延距離を用いることで、高位合成段階で適切に FPGA での配線遅延を見積もると共に、クリティカルパス遅延の小さいフロアプラン結果を実現する。提案手法は、従来手法と比較してスライス数を同程度にした上で最大 5%、平均 2%削減した。

(4) 集合対間配線における総配線長および配線長差の削減手法

東京工業大学 通信情報工学専攻

高橋研究室 修士2年 中谷勇太

プリント基板上の平面配線に関する問題のひとつに集合対間配線問題がある。集合対間配線問題とは、端子集合の対が与えられ、グリッド平面において集合間の配線を行う問題である。集合対間配線問題の既存研究として配線長系列を用いた配線長差削減手法が提案されている。既存手法では、総配線長の最小性を利用して最長配線を短くすることで差の削減を行っている。しかし、総配線長を増やすことでより差を削減できる場合が存在する。本研究では、配線長系列に代わる評価方法として配線長の差に注目した配線長差系列による評価方法を導入し、配線の冗長化を用いた配線長差の削減手法提案する。