

# Nチャネル MOSFET のゲート電圧による 1/f ノイズばらつきモデルの検討

轟 俊一郎\* 安部 文隆 Khatami Ramin 新井 薫子  
香積 正基 戸塚 拓也 青木 均 小林 春夫 (群馬大学)

## 1/f Noise Variance Modeling of Gate Voltage Dependence with N-channel MOSFETs

Shunichiro Todoroki\*, Fumitaka Abe, Khatami Ramin, Yukiko Arai  
Masaki Kazumi, Takuya Totsuka, Hitoshi Aoki, Haruo Kobayashi (Gunma University)

Abstract — In late years the performance deterioration of the product by the noise becomes the problem with miniaturization of MOSFETs. Especially, 1/f noise in MOSFETs is one of the important characteristics in order to design oscillator circuits. In this paper, we pay our attention to the gate voltage dependency of 1/f noise variance in n-channel MOSFETs. We analyze the 1/f noise variance with a simple but accurate model is connected directly with noise generation mechanisms. The proposed model has been tested with a set of measured data.

キーワード : 1/f ノイズ, モデリング, ばらつき, MOSFET  
( Keywords : Flicker Noise, Modeling, Variation, MOSFET )

### 1. 本研究の背景と概要

近年, 半導体プロセスの微細化に伴い集積回路の小型化, 高速化, 低省電力化が進む一方, 半導体製造時の特性ばらつきが問題になっている. 一般的に, 半導体プロセスの微細化においてデジタル回路が恩恵を受ける一方, アナログ回路に関しては, 電源電圧の低下によるダイナミックレンジの低下, ノイズの増大, 回路の比精度の劣化, 寄生容量の増大など, マイナスの作用が生じ, 回路設計を困難にする要因となっている. 回路設計を行う際に SPICE シミュレータなどで製造前に回路特性の見積もりを行うが, これらの要因を全て SPICE シミュレータで見積もることは難しい. そのため, アナログ回路設計者は回路仕様に対して過剰にマージンを取ることでばらつきに対応している現状がある. 特に, 日本の半導体メーカーは海外半導体メーカーに対して設計時に過剰にマージンを見積もる傾向があり, この過剰マージンが今日の日本の半導体産業の競争力低下に繋がっているとの見方もある. 更に, 上記の半導体製造ばらつきに加え, 経年変化による回路性能の劣化, 半導体出荷テスト時のテスト精度の不完全性なども回路仕様に対するマージンの要因となっている.

これらの課題に対し, 我々は MOSFET における 1/f ノイ

ズのばらつきに関して調査を行い, SPICE シミュレータ用のゲート電圧に応じた 1/f ノイズばらつきのモデル開発を行った. この 1/f ノイズが特に問題となる回路として発振回路が挙げられる, 発振回路の重要な仕様項目の一つに位相ノイズがあり, 1/f ノイズはこの位相ノイズに大きな影響を与える. そのため, 今回開発する 1/f ノイズモデルを SPICE シミュレータに組み込むことで, 1/f ノイズばらつきに起因する位相ノイズのばらつきを設計時に見積もることが可能となり, 設計回路のオーバースペックを防ぐ一助になると考えている.

### 2. MOSFET の 1/f ノイズ

〈2・1〉 1/f ノイズ発生原理 1/f ノイズはトランジスタなど全ての能動素子で発生するノイズであり, 特に低周波数帯で支配的となるノイズである. また, この 1/f ノイズはノイズパワーが周波数に逆比例することからこのように呼ばれ, フリッカノイズやピンクノイズとも呼ばれる. この 1/f ノイズの発生源としては McWorther のモデル [1] によるエネルギー準位の変動, Hooge のモデル [2] による移動度の変動などが主に指摘されている. 図 1 に Si, SiO<sub>2</sub> 界面でのエネルギー準位がチャネル中の電子をトラップする様子を示した. エネルギー準位の変動によりトラップされる電

子の数が変動することで 1/f ノイズが発生する要因となる。




図 1 エネルギー準位による電子トラップ

Fig.1 Electron trapping in the surface states.

### 〈2・2〉 1/f ノイズばらつきの $V_{gs}$ 依存性

下図 2 に MOSFET における 1/f ノイズのゲート電圧依存性を示す [3] . 下図 2 をもとに 1/f ノイズばらつきのゲート電圧依存性を表現するモデルを検討する。




図 2 1/f ノイズばらつきのゲート電圧依存性 [3]

Fig.2 1/f noise variation dependence of gate voltage. [3]

先に、1/f ノイズの発生源としてエネルギー準位の変動と移動度の変動を挙げたが、SPICE の MOSFET モデルに搭載されているノイズ発生原理に忠実な基本モデル、SPICE2 モデルは、McWorther のモデルを元に解析的に導出されている。つまりエネルギー準位のトラップ理論から導出された。McWorther のモデルを式(1)に示す。

$$S_{I_D} = S_V \left( 1 + \frac{\alpha_H \mu_{eff} C_{OX} I_D}{g_m} \right)^2 g_m^2 \quad (1)$$

今回開発するモデルは、SPICE2 モデルをさらに、Hooge が提案する移動度の変動を考慮したモデル式の効果も併用する。Hooge の 1/f ノイズモデルを下式(2)に示す。

$$\frac{S_{I_D}}{I_D^2} = \frac{\alpha_H \cdot \mu_{eff} \cdot 2KT}{fL^2 I_D} \quad (2)$$

$$S_{I_D} = \frac{\alpha_H \cdot \mu_{eff} \cdot 2KT \cdot I_D}{fL^2} \quad (3)$$

### 3. 1/f ノイズのばらつきおよび KF と $V_{gs}$ の関係について

〈3・1〉 1/f ノイズのばらつき (3)式において、 $\alpha_H$  は Phonon Scattering (光子散乱) によって生じる係数であり、Mobility Fluctuation と関係している。この $\alpha_H$  がばらつく事によって、1/f ノイズがばらついてしまう。今回、1/f ノイズのばらつきについて参考文献をもとに考察を行う。また、ばらつきを含んだモデルを新たに作成する。図 2 は、ゲート電圧が大きくなるにつれて、ノイズが小さくなっていく。図 2 のデータをもとにシミュレータで 1/f ノイズを再現する。今回の特にフリッカ雑音係数  $K_f$  とゲート電圧  $V_{gs}$  に着目する。 $K_f$  と  $V_{gs}$  の関係式を求め、ばらつきモデルを作成する。

〈3・2〉  $K_f$  値の抽出 シミュレーションツールを用いて、図 2(a) を表現すると図 3 のようになる。図 3 において三本の線があるのは、図 2(a) のばらつきの最小と最大を示している。




図 3  $V_{gs} = 1.41$  V の時の周波数に対する 1/f ノイズ  
Fig.3 1/f noise to the frequency at  $V_{gs} = 1.41$  V.

図 3 は上の線と下の線の間で 1/f ノイズがばらつく事を示した図である。表 1 に測定した  $K_f$  の値をまとめる。ただし上の線を High、下の線を Low とした。また表 1 より、グラフを図 4 に示す。

表 1  $K_f$  の測定結果

Table.1. Measurement result of  $K_f$

	(a) $V_{gs}=1.17$ V	(b) $V_{gs}=1.41$ V	(a) $V_{gs}=2.17$ V
High	$8.154 \times 10^{-28}$	$5.407 \times 10^{-28}$	$3.118 \times 10^{-28}$
Low	$2.198 \times 10^{-29}$	$2.784 \times 10^{-29}$	$5.329 \times 10^{-29}$




図4 Vgs に対する KF の変化

Fig.4 KF variation dependence of gate voltage.

図4より、ゲート電圧  $V_{gs}$  が大きくなるにつれ、KF の High と Low の差が小さくなる。図2より、ゲート電圧  $V_{gs}$  が大きくなると、 $1/f$  ノイズが小さくなる事が分かる。以上の2点より、 $V_{gs}$  が大きくなると KF のばらつきが小さくなり、 $1/f$  ノイズのばらつきが小さくなる事が分かる。

#### 4. $1/f$ ノイズばらつきモデルの作成

##### 〈4.1〉 KF の測定値よりモデリング式の検討

回路シミュレータ SPICE の MOSFET モデルで基本的、かつノイズ特性解析が容易な、SPICE2 モデルによるドレイン端でのノイズ密度のモデル式を示すと、次のようになる。

$$S_{id}(f) = \frac{KF \cdot I_{ds}^{AF}}{C_{OX} L_{eff}^2 f^{EF}} \quad (4)$$

ここで(3)式の Hooge's Mobility Fluctuation Model に対応させる。また、理想的な  $1/f$  ノイズという前提条件、 $AF=EF=1$  と置いて解くと、KF は正に移動度変動を表すパラメータなので、

$$\alpha_H \cdot \mu_{eff} \cdot 2kT = \frac{KF}{C_{OX}} \quad (5)$$

となり、結果として以下のようなになる。

$$KF = C_{OX} \alpha_H \cdot \mu_{eff} \cdot 2kT. \quad (6)$$

移動度変動はゲート・ソース間の実効電圧に比例して増加するので、 $\alpha_H$  は  $e^{-(V_{gs}-V_{TH})}$  に比例する。つまり、

$$\alpha_H \propto e^{-(V_{gs}-V_{TH})} \quad (7)$$

(7)式の関係式を前提に、図4 から得られたゲート電圧による分散(表1での High-low)D を Gaussian Normalized Random Number で表現し(0~1の間で動く Gaussian 分布乱数)、 $\alpha_H$  を導出すると、

$$\alpha_H = \alpha_{Hnominal} \cdot D \cdot e^{-(V_{gs}-V_{TH})} \quad (8)$$

となる。ここで(6)式に代入すると以下のようなモデル式(9)が完成した。

$$KF = C_{OX} \cdot \mu_{eff} \cdot 2 \cdot k \cdot T \cdot \alpha_{Hnominal} \cdot D \cdot e^{-(V_{gs}-V_{TH})} \quad (9)$$

D が 0 の時に最小、1 で最大になるように、モデル式を作成した。図5に分散 D の取りうる値について示す。




図5 D の取りうる値の分布

Fig.5 Distribution of D.

式(4)に式(9)を代入することで、エネルギー準位の変動に起因する要素と、移動度の変動による要素の両方を取り入れた、ばらつき  $1/f$  ノイズモデルとなった。

#### 5. 作成したモデルのデータ及び比較プロット

〈5.1〉 SPICE3f5 の C ソースコード上 BSIM4 モデルに完成したモデル式とパラメータを搭載し、シミュレーションを行った。

今回のシミュレーションに使用したパラメータを表2に示す。図6に測定結果とシミュレーション結果の比較を示す。また、D を変化させた様子を図7に示し、図8に実際に行った SPICE3f5 のシミュレーション結果を示す。

表2 パラメータの値

Table.2. Physical and model parameters

パラメータ	値
温度 T	300 K
ボルツマン定数 K	$1.3806 \times 10^{-23} \text{ m}^2 \cdot \text{kg} / \text{s}^2 \cdot \text{K}$
移動度(シリコンの電子) $\mu$	$0.135 \text{ m}^2 / \text{V} \cdot \text{s}$
酸化膜の比誘電率 $\epsilon_{OX}$	$3.453 \times 10^{-11} \text{ F/m}$
酸化膜厚 $t_{OX}$	12 nm
phonon scattering $\alpha_H$	$10^{-6} \sim 10^{-3} \text{ V} \cdot \text{s}$
閾値電圧 $V_{TH}$	0.6 V
分散 D	0~1




図6 測定値とシミュレーション結果の比較

Fig.6 Comparison between measurement and simulations.

図6において、線で結んであるのがシミュレーション結果である。測定値とシミュレーション結果がほぼ一致することが分かる。




図7 Vgs に対する KF の変化

Fig.7 KF variation dependence of gate voltage.




図8 ゲート電圧依存の 1/f ノイズ分散モデルシミュレーション結果

Fig.8 Simulation result of the Vg dependent 1/f noise variation model. ( $V_{gs} = 2.0 V$ )

(9)式では、 $D$  が 0 の時に最小、1 で最大になるように、モデル式を作成した。しかし、図1のデータ数は少ないので、実際はもう少し大きくあるいは小さくなる可能性がある。そこで、 $D$  を 0 にした時に最小より少し小さく、1 にした時に最大より少し大きくなるように  $\alpha_H$  を調整した。図5に示した様に図の中心をゼロとして変曲点との距離を  $\sigma$  とする。 $D$  はガウシアン分布なので、 $\pm\sigma$  の範囲内に、68%の割合で収まる。また、 $\pm 2\sigma$  の範囲内では 95%の確率で値が収まる。なので、 $D$  は 0 と 1 の頻度は少ない。その最小の頻度の値も考慮してモデルを作成できた。

図4の測定結果と比較して、ゲート電圧による分散  $D$  が変化しても、 $1/f$  ノイズばらつきがきちんと範囲内で表されている。また、 $\alpha_H$  は Hooge の Mobility Fluctuation モデルに従った係数值  $10^6 \sim 10^3$  [4] に収まることが分かった。

## 6. まとめ

本論文では、MOSFET における  $1/f$  ノイズのばらつきに関して調査を行い、SPICE シミュレータ用のゲート電圧に応じた  $1/f$  ノイズばらつきのモデリングを行った。

モデリングに関しては、 $V_{gs}$  によるノイズばらつきなので、 $V_{gs}$  に関係する物理式から考えた。一般的に MOSFET のキャリア移動度は、 $V_{gs}$  に大きく依存することが分かっている。そこで、移動度の変動をもとにした Hooge のモデルをもとにモデリングを行った。

モデリングの結果を元にシミュレーションツールを用いて、 $1/f$  ノイズのばらつきについてシミュレーションを行った。結果、 $\alpha_H$  は Hooge の Mobility Fluctuation モデルの範囲内に収まった。

モデリング及びシミュレーションの結果、 $1/f$  ノイズばらつきを表現することができた。よって MOSFET のゲート電圧による  $1/f$  ノイズばらつきモデルを作成することができたと言える。

本研究の最終的な目標は、発振器回路の位相ノイズ劣化シミュレーションモデルの作成である。今回  $1/f$  ノイズのばらつきを検証した事により、位相ノイズの重要な要因である  $1/f$  ノイズの最小と最大を推定することができる。

この研究は半導体理工学研究センター(STARC)の支援により、実施しております。

## 文献

- [1] A. L. McWorther, Semiconductor Surface Physics, University of Pennsylvania Press, Philadelphia (1957).
- [2] F. N. Hooge,  $1/f$  Noise Sources, IEEE Trans. Electron Devices 41, 1926-1935 (1994)
- [3] Mete Ertürk, Tian Xia, and William F. Clark, "Gate Voltage Dependence of MOSFET  $1/f$  Noise Statistics," IEEE Electron Device Letters, vol. 28, no. 9, 812-814 (Sept. 2007)
- [4] X. Li, C. Barros, E. P. Vandamme, and L. K. J. Vandamme, "Parameter Extraction and  $1/f$  Noise in a Surface and Bulk-type, p-channel LDD MOSFET, Solid-State Electron. 37, 1853-1862, (1994).