剰余系を用いた TDC 回路の FPGA 実現の検討

李从兵*(群馬大学),加藤健太郎(鶴岡高専),小林春夫(群馬大学)

FPGA Implementation and Verification of Chinese Remainder Theorem Based TDC Congbing Li*(Gunma University), Kentaroh Katoh (Tsuruoka National College of Tech.), Haruo Kobayashi (Gunma University)

キーワード:時間-デジタル変換器,剰余定理, FPGA (Time to Digital Converter, Chinese Remainder Theorem, FPGA)

1. はじめに

時間-デジタル変換器(TDC: Time to Digital Converter) は時間分解能型アナログ回路のキーコンポーネントであ る。電圧振幅の大きさに依存せずに、従来よりも一歩進ん だデジタル RF 回路を実現できることが期待できる。フラッ シュ型 TDC (図1)が広く用いられているが、回路が大き くなり、小チップ面積化・低消費電力化を得ることが困難 である。そこで本研究では、小回路規模・低消費電力 TDC を可能にするために、剰余定理利用した TDC 回路を提案し、 FPGA を用いて回路動作の確認と性能検証を行った。剰余 定理を利用するとフラッシュ型 TDC に比べ、回路面積(コ スト)、消費電力を低減できる可能性がある。



図1 フラッシュ型 TDC

2. 剰余定理

剰余定理は古代中国の本『孫子算経』に登場しているこ とから欧米で Chinese remainder theorem と呼ばれる、数 の余りに関する定理である[1]。孫子の定理とも呼ばれる。 『孫子算経』には「3で割ると2余り、5で割ると3余り、 7で割ると2余る数は何か」という問題とその解法が書かれ ている。剰余定理は、この問題を他の整数についても適用 できるように一般化したものである。剰余定理の最も基本 的な形は次のような形式で述べることができる。

m1,...,mrを2つずつ互いに素な正の整数とする。このとき、任意の整数 a1,...,ar について

 $x \equiv a_k \pmod{m_k}, k = 1, 2, \dots, r$

を満たす x は M = m1 … mr を法としてただ一つ存在する。 m1,...,mr は『剰余数系』と言う。

例えば、m1, m2, m3を互いに素な自然数 2, 3, 5 とする。このとき,最小公倍数は N=2 x 3 x 5=30 となる。a, b, c を 0≦a≦2, 0≦b≦3, 0≦c≦5 となる整数とするとき、2 で割った余りが a で、3 で割った余りが b で、5 で割った余りが c であるような整数 k (0≦ k ≦N-1) が必ずただ一つ存在する。

この定理により解が存在することが保証されている。実際に解を計算することも容易であり、具体的な解法は直接計算による方法やユークリッド互除法等がある。(m1, m2, m3)が(2, 3, 5)のときの解kを表1に示す。(m1, m2, m3)の組とkは1対1に対応している。kを(m1, m2, m3)で表現することは『剰余表現』と言う。

表1 自然数kと剰余表現(m1, m2, m3)は1対1対応

mı	m2	m3	k
0	0	0	0
1	1	1	1
0	2	2	2
1	0	3	3
0	1	4	4
1	2	0	5
0	0	1	6
1	1	2	7
0	2	3	8
1	0	4	9
0	1	0	10
1	2	1	11
0	0	2	12
1	1	3	13
0	2	4	14

m 1	m2	m3	k	
1	0	0	15	
0	1	1	16	
1	2	2	17	
0	0	3	18	
1	1	4	19	
0	2	0	20 21	
1	0	1		
0	1	2	22	
1	2	3	23 24 25 26 27	
0	0	4		
1	1	0		
0	2	1		
1	0	2		
0	1	3	28	
1	2	4	29	

3. 剰余定理を利用した時間測定回路

TDC 回路は時間信号であることを利用すると"剰余"が 容易に得られるので、三つのリング発振回路(遅延 m1 τ , m2 τ , m3 τ)を利用し、発振している状態から経過時間 T の測定を行うことが可能である。剰余定理に基づいて、(a, b, c)からkを求めて、経過時間 T はk× τ である。

例えば、図 2 の回路で、三つのリング発振回路(遅延 2 τ , 3 τ , 5 τ)を設ける。下記の手順によって発振している状態 から経過時間 T を計算する。

- START 信号がLにする時、Initial Value で三つのリン グ発振回路を初期化する。
- START 信号が L から H で三つのリング発振回路が発 振を開始する。
- STOP 信号が L から H のときの値がレジスタに取り込まれる。
- ④ 各レジスタの値から剰余定理を用いて経過時間 T を計算する。発振している状態から経過時間 T を 2τで割った余りが a で、3τで割った余りが b で、5τで割った余りが c である。a, b, c は各レジスタの値(Qa0, Qa1, Qb0, Qb1, Qb2, Qc0, Qc1, Qc2, Qc3, Qc4)から得ることが可能である。剰余定理を用いて経過時間 T= k×τである。



図2 剰余定理を利用した TDC 回路の構成

三つのリング発振回路の遅延はバッファの個数で決めら れるので、バッファの個数を増減すると、(m1, m2, m3)の値 を変えることが可能である。また、リング発振回路の個数 を増減すると、互いに素な自然数(m1,...,mr)の個数を変える ことも可能である。そして、図2のようなTDC回路は他の 剰余数系にも適用できるように一般化できる。

剰余定理を用いた TDC 回路の動作・性能を確認するため に、Xilinx 社 Virtex-5 XC5VLX50-FFG676 FPGA を使用 し、図 2 に提案する回路の FPGA 実装と動作検証を行った。

4. RTL 検証

表2 最上位モジュールの I/O ポートの定義

信号名	属性	ビット幅	意味
START	Input	1	START 信号
InitialValue	Input	1	初期化信号
Buffer_CLK	Input	1	遅延バッファの生成用
STOP	Input	1	STOP 信号
а	Output	1	エンコーダの出力 a
b	Output	2	エンコーダの出力 b
С	Output	3	エンコーダの出力 c
Qa0	Output	1	
Qa1	Output	1	
Qb0	Output	1	
Qb1	Output	1	各レジスタの値
Qb2	Output	1	(詳しくは図2を参照し
Qc0	Output	1	てください)
Qc1	Output	1	
Qc2	Output	1	
Qc3	Output	1	
Qc4	Output	1	

最上位モジュール仕様は表 2 のようになる。Buffer_CLK のパスに遅延バッファを挿入し、バッファ遅延 τ の整数倍 だけ遅延させ、STOP 信号の立ち上がりでリング発振回路 の状態をフリップフロップで取り込む。この TDC の構成で は Buffer_CLK のパスに使われているバッファの遅延時間 τ が TDC の最小時間分解能になる。

回路機能を HDL で記述し、ISim を使用し、下記の条件 でシミュレーションを行った[2,3]。

- ・STOP クロック周波数=100MHz
- ・バッファ遅延 $\tau = 30.30$ ns

・START 信号が L から H に変えたとき=200ns

タイミングチャートは図 3 の通りである。バッファ遅延 τ の値、START や STOP 信号の値を定量的に分析し、表 3 の結果を得た。



図3 タイミングチャート

表 3 で、(a, b, c)はエンコーダの出力である。 k は剰余 定理に基づいて(a, b, c)から求めることである。発振から 経過時間 T は START と STOP の実際の時間差である。 T = $k \times 30.30$ (ns)である。すなわち、(a, b, c)を得たら、START と STOP の時間差を求めることもできる。提案回路を利用 し、時間を測定できることを示している。

表3 設計回路の定量的な動作解析

STOP 信号 の値(ns)	発振から 経過時間	а	b	с	計算 した k
200	0 x 30.30ns	0	00	000	0
230.30	1 x 30.30ns	1	01	001	1
260.60	2 x 30.30ns	0	10	010	2
290.90	3 x 30.30ns	1	00	011	3
321.20	4 x 30.30ns	0	01	100	4
351.50	5 x 30.30ns	1	10	000	5
381.80	6 x 30.30ns	0	00	001	6
412.10	7 x 30.30ns	1	01	010	7
442.40	8 x 30.30ns	0	10	011	8
472.70	9 x 30.30ns	1	00	100	9
503.00	10 x 30.30ns	0	01	000	10
533.30	11 x 30.30ns	1	10	001	11
563.60	12 x 30.30ns	0	00	010	12
593.90	13 x 30.30ns	1	01	011	13
624.20	14 x 30.30ns	0	10	100	14
654.50	15 x 30.30ns	1	00	000	15
684.80	16 x 30.30ns	0	01	001	16
715.10	17 x 30.30ns	30.30ns 1		010	17
745.40	18 x 30.30ns	0	00	011	18
775.70	19 x 30.30ns	1	01	100	19
806.00	20 x 30.30ns	0	10	000	20
836.30	21 x 30.30ns	1	00	001	21
866.60	22 x 30.30ns	0	01	010	22
896.90	23 x 30.30ns	1	10	011	23
927.20	24 x 30.30ns	0	00	100	24
957.50	25 x 30.30ns	1	01	000	25
987.80	26 x 30.30ns	0	10	001	26
1018.10	27 x 30.30ns	1	00	010	27
1048.40	28 x 30.30ns	0	01	011	28
1078.70	29 x 30.30ns	1	10	100	29

5. FPGA 実装

RTL 検証が完成次第に、提案回路を FPGA に実装した。 入出力ピンの配置制約は図 4 に示す。START と Initial Value 入力をユーザープッシュボタンに接続し、STOP 入力 を 100MHz FPGA クロックに接続した。Buffer_CLK は 33MHz FPGA クロックに接続した、すなわちバッファの遅 延 τ は 30.30ns である。出力(a, b, c, Qa0, Qa1, Qb0, Qb1, Qb2, Qc0, Qc1, Qc2, Qc3, Qc4)は拡張 I/O シングルエンド (J6)に接続した。

START プッシュボタンを押すと測定が開始する。 ChipScope を用いて FPGA の内部信号の測定を行った [4,5]。FPGA の入出力信号は図 5 を示す。



図4 ピン配置制約



図 5 ChipScope で FPGA の入出力信号

上記の入出力信号データを ASCII データに変換して解析 し、表 4 のような結果を得た。(a, b[0], b[1], c[0], c[1], c[2]) はエンコーダの出力である。 k は剰余定理に基づいて(a, b[0], b[1], c[0], c[1], c[2])から求めることである。 "Sample in Window" は Waveform ウインドウの波形出力のサンプ ル番号である。サンプルレートは 100MHz であるので、サ ンプル間隔は 10ns である。発振から経過時間 T は START と STOP の実際の時間差である。図 6 は FPGA 測定で得た k を横軸にし, START プッシュボタンを押したから経過時 間を縦軸に取って作成したグラフである。START プッシュ ボタンを押したから経過時間、すなわち START と STOP の時間差イコール k かけるバッファ遅延 (30.30ns) である。 剰余定理を利用した TDC 回路は FPGA で実現できること を示している。

今回は(m1, m2, m3)が(2, 3, 5)のときの TDC 回路を FPGA で実現したが、バッファの個数とリング発振回路の個数を 増減すると、図 2 のような TDC 回路は他の剰余数系にも適 用できるので、他の剰余数系の TDC 回路も FPGA で実現 可能である。

また、図 2 のような TDC 回路で、使用した遅延バッファ とフリップフロップの数は 10 個である。同じ動作を持つフ ラッシュ型 TDC 回路では、用いた遅延バッファとフリップ フロップの数は 29 個である。フラッシュ型 TDC に比べ、

表 4	ChipScope	から得たデー	-タを定量的に解	¥析する
-----	-----------	--------	----------	------

Sample in Window	発振から 経過時間 (ns)	а	b[0]	b[1]	c[0]	c[1]	c[2]	k
0	0.00	0	0	0	0	0	0	0
3	30.30	1	1	0	1	0	0	1
6	60.60	0	0	1	0	1	0	2
9	90.90	1	0	0	1	1	0	3
12	121.20	0	1	0	0	0	1	4
15	151.50	1	0	1	0	0	0	5
18	181.80	0	0	0	1	0	0	6
21	212.10	1	1	0	0	1	0	7
24	242.40	0	0	1	1	1	0	8
27	272.70	1	0	0	0	0	1	9
30	303.00	0	1	0	0	0	0	10
33	333.30	1	0	1	1	0	0	11
36	363.60	0	0	0	0	1	0	12
39	393.90	1	1	0	1	1	0	13
42	424.20	0	0	1	0	0	1	14
45	454.50	1	0	0	0	0	0	15
48	484.80	0	1	0	1	0	0	16
51	515.10	1	0	1	0	1	0	17
54	545.40	0	0	0	1	1	0	18
57	575.70	1	1	0	0	0	1	19
60	606.00	0	0	1	0	0	0	20
63	636.30	1	0	0	1	0	0	21
66	666.60	0	1	0	0	1	0	22
69	696.90	1	0	1	1	1	0	23
72	727.20	0	0	0	0	0	1	24
75	757.50	1	1	0	0	0	0	25
78	787.80	0	0	1	1	0	0	26
81	818.10	1	0	0	0	1	0	27
84	848.40	0	1	0	1	1	0	28
87	878.70	1	0	1	0	0	1	29



図6 経過時間 VS. 測定で得た k

剰余定理を利用した TDC 回路は、回路面積、消費電力及び コストを低減できる。

従来のフラッシュ型 TDC 回路の構成では、遅延バッファの 縦続段数も多いためにバッファの遅延時間のばらつきによ る時間測定時における線形性が問題になる。提案回路は直 列接続段数削減によって、遅延バッファのばらつきが原因 となる非線形性を軽減できることが可能である[6,7]。

6. まとめと今後の課題

本論文では、剰余定理を利用した TDC 回路を提案し、 Xilinx 社 FPGA を用いて回路動作の確認と性能検証を行っ た。TDC 回路では取り扱う入力信号が時間信号なので、リ ング発振回路構成により "剰余"が容易に得られる。提案 したTDC 回路は時間を測定することが可能であることを確 認し、FPGA で実現できることを示した。

剰余定理を利用した TDC 回路は、フラッシュ型 TDC に 比べ、使用した遅延バッファとフリップフロップの数が少 ない。そして、回路面積、消費電力及びコストを低減でき ることが可能である。

今回の実装で、三つのリング発振回路の間が同期したが、 微細時間分解能を追求した場合、三つの TDC 間の特性ばら つきで、大きな誤差を生じる可能性があるかどうか、冗長 構成で対応可能かどうかの検討は今後の課題である。

提案回路の構成ではバッファの遅延時間 τ が TDC の最小時間分解能であるが、冗長構成で遅延の差を利用し、より 高時間分解能が実現できるかどうかも今後の課題である。

謝辞ご討論をいただきました山口隆弘氏に感謝します。この研究は半導体理工学研究センター(STARC)に支援されています。

文 献

- 国立国会図書館,"江戸の数学,中国式剰余定理", http://www.ndl.go.jp/math/s1/c2.html
- (2) Xilinx, San Jose : "Virtex-5 LX FPGA ML501 Evaluation Platform", http://www.xilinx.com/products/boards-and-kits/HW-V 5-ML501-UNI-G.htm
- (3) Xilinx, San Jose : "Virtex-5 user guide", 2010. [Online]. Available: www.xilinx.com
- (4) Xilinx, "Using Xilinx ChipScope Pro ILA Core with Project Navigator to Debug FPGA Applications". [Online]. Available: www.xilinx.com
- (5) William A. Chren Jr., "Low-Area Edge Sampler Using the Chinese Remainder Theorem", IEEE T. Instrumentation and Measurement 48(4): 793-797 (1999)
- (6) K. Katoh, Y. Doi, S. Ito, H. Kobayashi, E. Li, N. Takai, O. Kobayashi, "An Analysis of Stochastic Self-Calibration of TDC Using Two Ring Oscillators", IEEE Asian Test Symposium (Nov. 2013).
- (7) S. Ito, S. Nishimura, H. Kobayashi, S. Uemori, Y. Tan, N. Takai, T. Yamaguchi, K. Niitsu, "Stochastic TDC Architecture with Self-Calibration," IEEE Asia Pacific Conference on Circuits and Systems (Dec. 2010).