BSIM4 による 90nm n-channel MOSFET の Hot Electron の劣化特性モデル化に関する研究

 戸塚 拓也*
 安部 文隆
 Khatami Ramin
 新井 薫子
 轟 俊一郎

 香積 正基
 王 太峰
 青木 均
 小林 春夫
 (群馬大学)

BSIM4 Modeling of 90nm n-MOSFET Characteristics Degradation Due to Hot Electron

Takuya Totsuka*, Fumitaka Abe, Khatami Ramin, Yukiko Arai, Shunichiro Todoroki Masaki Kazumi, Wang Taifeng, Hitoshi Aoki, Haruo Kobayashi,(Gunma University)

1. まえがき

本研究の最終目的はSTARC ISプログラム [1] より 支援されている「nチャネルMOSFETの1/fノイズ・熱 雑音信頼性解析とシミュレーションモデル開発」で ある.1/fノイズはMOSFET,バイポーラトランジスタ, ダイオードなどの能動素子で発生するノイズであり, 特に低周波数帯で支配的となるノイズである.1/f ノイズは,比較的古くから界面順位密度に起因する と言われており, Interfacial Trapが影響するのは, MOSFETにおいて弱,中反転領域から飽和領域である ため,高電流での電流パラメータには影響しない

1/fノイズの経時・温度劣化をモデル化するには, まずデバイスのバイアス劣化についてモデル化する ことが不可欠である.これは,1/fノイズモデル式に ドレイン電流の項があることからも明らかである [2].

nチャネルMOSFETの経時,温度劣化には,飽和領域 の高ドレイン電流において起こる,Hot Carrier Injection (HCI)や正の電圧ストレスを長時間かける ことで発生する Positive Bias Temperature Instability (PBTI)現象がある.筆者らは,より支 配的であるとされるHCI現象に焦点を当て特性解析 化を行う. 本研究ではこのHCI現象を回路シミュレータSPICE で回路設計者がシミュレートし,劣化前,劣化後の 直流電圧・電流特性を事前に予想できるよう,nチ ャネルMOSFETのデバイスモデルに組み込むことを目 的としている.本研究で使用するMOSFETモデルは BSIM4モデル [3] を採用した.

HCI 現象のモデル [4] は、カリフォルニア大学 バークレイ校(UCB)のHu教授によって最初に導入 された.後に発表されたHCIモデル[5]は、Hu教授 と同じ理論に基づいているが、異なる分析方法を考 察し、より高度なCMOS技術にモデルを適応すること を意図している.本HCIモデルはInterface Trap Number を算出しており、キャリアの移動度について も導出を行っている.そこで今回は本モデル式を利 用する.また、HCI現象をSPICE上でシミュレートす るため、DC劣化現象をBSIM4モデルに取り込む.我々 が使用しているSPICEモデルのBSIM4パラメータを用 いて計算を行えるようにし、劣化前、劣化後のDCパ ラメータを取り込みシミュレーションして、劣化DC 特性を予測するところまでを示す.

2. HCIによる劣化式の検討

文献[5]のDCモデルの式は、0.25µmプロセスのCMOS

を考えている. 今回使用するものはRDモデルと呼ば れ,2004年にKufluoglu と Alamによって発見された [6].本RDモデルはトランジスタのドレイン近傍で発 生するホットキャリア効果を,修復されることなく モデル化する事が出来る. RDモデルはチャネル/酸化 膜界面及びゲートの接合部分付近の水素拡散粒子の 生成を方程式で表しており,劣化を単純化すること ができる. RDモデルではN_{it}すなわち界面トラップ数, チャネル/酸化膜界面での水素反応式は以下のよう に表す事が出来る.

 $N_{H(0)}N_{it} \approx \frac{k_F}{k_P}N_0 \quad (1)$

 $N_{H(0)}$ は界面における水素濃度の初期値, N_{it} は界面ト ラップ数, k_F は酸化物電界依存フォワード解離速度 定数, k_R はアニーリング速度定数, N_0 はSi-H結合の初 期値を示している.

$$N_{H_x} = k_H N_H^{\ n_x} \tag{2}$$

 N_H は体積あたりの水素粒子の濃度, k_H は反応定数, n_x は水素粒子あたりの水素原子数を示している. 界面トラップの数も破線のSi-H結合の数を積算する ことにより算出することができ,水素粒子は,ゲー ト酸化膜にそれらが作成されドレインから拡散する. したがってH原子は界面トラップ数の平均数として 計算で以下のように表せる.

$$N_{it} = \frac{\pi W}{2A_{tot}} n_x \int_0^{\sqrt{D_{H_x t}}} \left(N_{H_x(0)} \left[r - \frac{r^2}{\sqrt{D_{H_x t}}} \right] \right) dr$$
$$= N_{H_x(0)} \frac{\pi n_x}{12L} D_{H_x t} \qquad (3)$$

 $D_{H_{xt}}$ は N_{H} の密度, A_{tot} ゲート下の総面積,LはMOSFET の長さ,Wは幅を示している.

$$N_{it} = \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_\chi}{1+n_\chi}} \left(\frac{n_\chi \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_\chi}} * t^{\frac{1}{1+n_\chi}} \quad (4)$$

容量特性から,界面トラップによる電荷の電圧依存 特性は、しきい値電圧近傍のSub-threshold特性カー ブのずれとして表され、以下のようになる.

$$\Delta V_{th_{DEGRADATION}} = C_{HCI} \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_\chi}{1+n_\chi}} \left(\frac{n_\chi \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_\chi}} * t^{\frac{1}{1+n_\chi}}$$
(5)

 D_H は水素原子の密度, tは時間, C_{HCI} は技術依存なパ ラメータである.式(5)のしきい値電圧のずれを, 移動度モデルの式に代入できれば,移動度劣化現象 もモデル化できる.

BSIM4モデルの移動度モデル式は、以下のように 3種類が搭載されており、MOBMODというパラメータ で切り替えて使用可能である.

MOBMOD=1

$$\mu_{eff} = \frac{U0}{1 + \left(UA + UC * V_{bseff}\right) \left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right)}$$
$$\frac{*f(L_{eff})}{+UB\left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right)^{2} + UD\left(\frac{V_{th} * TOXE}{V_{gsteff} + 2V_{th}}\right)^{2}} (6)$$

MOBMOD=2

$$\mu_{eff} = \frac{U0}{1 + (UA + UC * V_{bseff})} \\ \frac{*1}{\left[\frac{V_{gsteff} + C_0(\overline{VTH0} - VFB - \phi_S)}{TOXE}\right]^{EU}}$$
(7)

MOBMOD=3

$$\mu_{eff} = \frac{U0}{1 + UD\left(\frac{V_{th} * TOXE}{V_{gsteff} + 2V_{th}}\right)^2 + \left(1 + UC * V_{bseff}\right)}$$

$$\frac{(V_{eff})}{\left[UA\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)+UB\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)^{2}\right]}$$
(8)

式 (8) のf(L_{eff})は以下の式で表す.

 $f(L_{eff}) = 1 - \text{UP} * \exp\left(-\frac{L_{eff}}{LP}\right)$ (9)

U0はキャリア移動度、UAは移動度劣化の一次係数、UB 移動度劣化の二次係数、UCは移動度劣化の基板効果 係数、UDはクーロン散乱移動度劣化係数、UPは移動度 チャネル長係数、LPは移動度チャネル長指数、TOXEは 電気ゲート酸化膜厚、VTH0はドレイン電圧がゼロに おけるしきい値電圧、 V_{th} はしきい値電圧、VFBはフラ ットバンド電圧、 V_{gsteff} は V_{ss} - V_{th} の実効値、 L_{eff} は実 効チャネル長、 V_{bseff} は実効基板・ソース電圧、 ϕ_s は表 面電位、 C_0 は定数でnMOSのとき2.0、pMOSのとき2.5で ある.

この3つの移動度モデルの中で、しきい値のパラ メータが直接使用されているのは式(7)のみである. よってMOBMOD=2を選択して、モデルパラメータを抽 出・最適化すれば移動度の劣化が直接シミュレート できる.

次にしきい値電圧劣化をモデル式に反映させる. BSIM4モデルのしきい値式に式(5)の

 $\Delta V_{th_{DEGRADATION}}$ を加えることで、直接しきい値が可変できる.

$$V_{th} = VTH0 + \Delta V_{th, body_effect}$$

$$-\Delta V_{th, carge_{sharing}} - \Delta V_{th, DIBL}$$

$$+\Delta V_{th, reverse_short_cannel} + \Delta V_{th, narrow_{width}}$$

$$+\Delta V_{th, small_size} - \Delta V_{th, pocket_implant}$$

$$+\Delta V_{th_DEGRADATION}$$
(10)

BSIM4モデルのDCのモデルパラメータを抽出・最 適化して,その劣化をSPICEによりシミュレートする

本実験では、 入手可能な、95 nmプロセスを用い たnチャネルMOSFETで、チャネル幅10.0 µm、チャネ ル長10.0 µmデバイスの測定データを使用した. [6]の文献で記述されている式 (5)に65 nmのデバイ スの実験によるパラメータ値を入力して、室温 300.15 Kでのしきい値電圧劣化を1,000秒後について 求めた.このしきい値電圧をBSIM4のVTH0に加えるこ とで、1,000秒後の劣化後シミュレーションを行った. 使用した測定データに比べて、[6]の実験データはよ り微細なプロセスを用いているため、誤差が発生し ている可能性がある.図1ではid-vg特性,図2では id-vd特性を示している.ともに劣化前の測定データ とシミュレーションにあまりズレがない.劣化後の シミュレーションは、測定前と比べて大きくズレて いる.Vthのパラメータのみを変化させているのだが, 図1のid-vg特性では傾きも変化していることが見て 取れる.これは、主に移動度のモデル式にもVTHOのパ ラメータが用いられているからであり,移動度の劣 化が起きていることを示す.図2のid-vd特性は,飽和 領域の到達に必要なVgは変化がなく,電流量の減少 が見て取れる、これは、HCIがドレイン端の高電界に よってチャネル内の電子がホットエレクトロンとな り、ゲート酸化膜への注入、基板でのイオン化が起 こりドレインチャネルに到達する電子が減少する [2] という理論に一致している.



図 1. 劣化前,劣化後の Ids-Vgs 特性(Vds = 0.01 V)

Fig. 1 Ids vs. Vgs characterizations of fresh and degraded n-MOSFET (Vds = 0.01 V)



図 2. 劣化前,劣化後の Ids-Vds 特性 (Vbs = 0.0 V)

Fig. 2 Ids vs. Vds characterizations of fresh and degraded n-MOSFET (Vbs = 0.0 V)

4. まとめ

本研究ではn チャネルMOSFETのHCI現象を回路 シミュレータSPICEを用い,劣化前,劣化後の直流電 圧・電流特性を事前に予想するための手法を開発し た.n チャネルMOSFETのデバイスモデルにはBSIM4モ デルを採用し,モデルパラメータをHCI劣化式で計算 することで劣化をシュミレーションした.

本論文で行った,HCI現象による経時劣化のシミ ュレーションを1/fノイズ特性に適用することは容 易である.加えて今後は,1/fノイズを劣化させるメ カニズムを解析し,実測も行い1/fノイズの温度・経 時劣化モデルを完成させたい.

参考文献

[1] 轟俊一郎, 安部文隆, ハタミラミン, 新井 薫子, 香積正基, 戸塚拓也, 青木均, 小林春夫 「nチャネルMOSFETのゲート電圧による1/fノイズば らつきモデルの検討」電気学会 電子回路研究会
ECT-14-010 金沢 (2014年1月23日)
[2] 青木均, 嶌末政憲,川原康雄, CMOSモデリング 技術, 丸善出版, 2006.
[3] Information on http://www-device. eecs.
berkeley. edu/bsim/
[4] C. Hu, et al, "Hot-electron induced MOSFET degradation model, monitor, and improvement, Trans. Electron Devices, 32(2), 375-385, 1985.
[5] E. Maricau and G. Gielen, Analog IC

Reliability in Nanometer CMOS, Springer

Science+Business Media New York, 2013.

[6] H. Kufluoglu and M. A. Alam, "A unified modeling of NBTI and hot carrier injection for MOSFET reliability." 10th International Workshop on Computational Electronics, pp. 28-29, Oct. 2004.