# ノイズシェーピングによるサイクリック ADC の高性能化

 Yukiko Arai<sup>1</sup>, Yu Liu<sup>1</sup>, Haruo Kobayashi<sup>1</sup>, Tatsuji Matsuura<sup>1</sup>, Osamu Kobayashi<sup>2</sup>, Masanobu Tsuji<sup>2</sup>, Masafumi Watanabe<sup>2</sup>, Ryoji Shiota<sup>2</sup>,Noriaki Dobashi<sup>2</sup> Sadayoshi Umeda<sup>2</sup>, Isao Shimizu<sup>1</sup>, Kiichi Niitsu<sup>3</sup> Nobukazu Takai<sup>1</sup>, Takahiro J. Yamaguchi<sup>1</sup>
 <sup>1</sup>Gunma University E-mail: k\_haruo@el.gunma-u.ac.jp
 <sup>2</sup>Semiconductor Technology Academic Research Center <sup>3</sup> Nagoya University

**Abstract** This paper presents an ADC architecture comprising a pipelined cyclic ADC and continuous-time delta-sigma ADC; it provides high resolution at medium speed, with small power requirements. It is also reconfigurable for different combinations of speed, precision, and power consumption. The cyclic ADC produces a residue after the final cycle, and the following delta-sigma ADC converts it to a digital value (the residue is then noise-shaped). The ADC output combines the digital outputs of the cyclic ADC and the delta-sigma ADC so as to achieve high resolution. The delta-sigma ADC can be implemented simply with continuous-time analog circuitry. We describe the overall ADC architecture and operation, show simulation results, and describe features such as its potential for reconfiguration.

キーワード: サイクリック ADC, パイプライン ADC, デルタシグマ, ノイズシェーピング

(Keywords: Cyclic ADC, Pipe line ADC, Noise-Shaping, Delta sigma)

## 1. はじめに

音声や電圧などの入出力信号はアナログ信号であるた
 めデジタル信号処理には ADC や DAC が重要であり、
 ADC/DAC の R&D が活発に行われている[1][2]

本研究ではサイクリック ADC と  $\Delta \Sigma$ ADC をパイプライ ン接続したノイズシェーピング・サイクリック ADC を提 案する。 $\Delta \Sigma$  ADC は Gm-C 回路で容易に実現できる[3][4]. これはサイクリック ADC のみ、 $\Delta \Sigma$  ADC のみより、変換 速度や精度、消費電力が向上する。

## 2. ノイズシェーピング・サイクリック ADC の構成

ノイズシェーピング・サイクリック ADC の構成を図 1 に示す[5][6][7]。サイクリック ADC の動作後、量子化誤 差が得られ、ΔΣ ADC に送られる (図 2)。

i)サイクリック ADC の動作:サイクリック ADC 内部の
 コンパレータ (1-bit ADC) は入力電圧 Vin(Va)と参照電

E(V<sub>11sb</sub>)を比較し、デジタル出力 Dout (1 or 0)を出力 する。次に Multiply-1bit DAC (MDAC)でこの Dout に対 応する出力電圧 Vb が出力され、入力電圧 Vin との残差
Va-Vb を得る。残差 Va-Vb はオペアンプで2倍に増幅さ れ Vout となり、次のステージの入力電圧 Vin(Va)となる。

サイクリック ADC は 1bit 判定の動作を上位ビットから 巡回的に動作させることで分解能を 1bit ずつ増やすこと ができる。n回ステージを巡回すると n bit 出力となり、 出力は以下の様に表せる。

 $Vout = 2^n \times (Vin - K(n) \times Vref)$ (1)ここで K(n)は各ステージのデジタル出力からアナログ値に再生したもので、各ステージ出力に 2 進の重みを掛けて以下の様に表せる。

K(n) = (1/2)Dout(1) + (1/4)Dout(2) + (1/8)Dout(3) $+ \dots + (1/2^n)Dout(n)$ (2)

1/4











ii)  $\Delta\Sigma$  ADC の動作: ADC 後に出力される量子化誤差 Va-Vb は後段の  $\Delta\Sigma$  ADC によりノイズシェープされる。 $\Delta\Sigma$ ADC の出力にサイクリック ADC の n bit 出力をデジタル フィルタで加算し、量子化誤差をキャンセルする。これは 以前から知られているナイキスト ADC の残差信号に 1 次  $\Delta\Sigma$  変換を行って、デジタルドメインで加算して分解能を 増加させる MASH 0-1 [3]方式の一種である。以下でアル ゴリズムを示す。

 サイクリック ADC で発生した量子化誤差をe(n)とす ると

$$e(n) = V_a - V_b \tag{3}$$

- e(n)を加算して量子化誤差の累積値 acc(n)を得る。
   acc(n) = acc(n 1) + e(n) (4)
- acc(n)が 1LSB を超えたとき、acc(n)から 1LSB を引く。またデジタル出力値に1を加算する。

If 
$$acc(n) > 1LSB$$
,  $acc(n) = acc(n) - 1LSB$ , (5)

$$D_{out}(n) = D_{out}(n) + 1 \tag{6}$$

3.  $\Delta\Sigma$  ADC の巡回と MATLAB シミュレーション

次に提案構成 ADC の動作を向上させるために  $\Delta\Sigma$  ADC の巡回について検討する。サイクリック ADC は内部にオ ペアンプがあるため高消費電力で変換速度の遅い ADC で ある。また  $\Delta\Sigma$  ADC はサイクリック ADC 動作後に量子化 誤差が発生してから動作するので、動作していない時間も ある。 $\Delta\Sigma$  ADC は低精度であるが高速、低消費電力の Gm-C 回路で実現できるので、巡回させて下位ビットの分解能を あげる。

ΔΣ ADC はサイクリック ADC と同じクロックと 2 倍の クロックで巡回させる。例えばサイクリック ADC が N サ イクル (N ビット出力)のとき、ΔΣ ADC は N サイクル と 2N サイクルとなる。

### **3-1 ΔΣΑDC** 巡回アルゴリズム

サイクリック ADC で出力される量子化誤差は(3)式よ り*e*<sub>1</sub>(*n*)である。2 サイクル ΔΣ ADC のアルゴリズムを考 える(図 1)。

1 サイクル目の  $\Delta\Sigma$  ADC として $e_1(n)$ を累積し、累積値 が 1LSB より大きいときは $D_{\Delta\Sigma 1}(n) = 1$ を出力し累積値か ら 1LSB を引く。小さいときは $D_{\Delta\Sigma 1}(n) = 0$ を出力し減算 しない。2 サイクル目の  $\Delta\Sigma$  ADC としてまた $e_1(n)$ を累積 し $D_{\Delta\Sigma 2}(n)$ を出力、累積値に 1LSB or 0 を減算する。

次のサイクリック ADC 量子化誤差e(n + 1)が発生する と同様に累積、減算を行い $D_{\Delta\Sigma1}(n)$ ,  $D_{\Delta\Sigma2}(n)$ を出力する。

ΔΣ ADC を N サイクル行うと N 個のデジタル出力  $D_{\Delta\Sigma1}(n)$ ,  $D_{\Delta\Sigma2}(n)$ , …,  $D_{\Delta\Sigma2}(n)$ を得る。これを N で割り、 N サイクル Δ Σ ADC 後のデジタル出力 $D_{\Delta\Sigma}(n)$ とする。 サ イクリック ADC のデジタル出力 $D_{out}(n)$ と ΔΣ ADC のデ ジタル出力 $D_{\Delta\Sigma}(n)$ を加算する(図 2,3)。



図 2 サイクリック ADC 量子化誤差の ΔΣ ADC Fig.2 ΔΣ modulation of a cyclic ADC residue



図3 ΔΣ ADC 巡回による提案構成の動作図



図4は1-bit サイクリック ADC をノイズシェープした MATLAB シミュレーションによる出力波形を示している。 図4(a)は1サイクル  $\Delta\Sigma$  ADC、図4(b)は2サイクル  $\Delta\Sigma$ ADC の出力を比較している。 $\Delta\Sigma$  ADC のサイクル数を増 やすと同じ1-bit サイクリック ADC でも出力の分解能が 上がっていることがわかる。



Fig.4. Reconstructed output waveforms.
(a) 1bit-cyclic ADC + 1-cycle ΔΣ ADC.
(b) 1bit-cyclic ADC + 2-cycle ΔΣ ADC.

また図 5 はパイプライン動作を示している。Ts は 1 つ の入力に対する ADC の変換時間である。Vin(0)がサイク リック ADC での変換後、その量子化誤差は  $\Delta\Sigma$  ADC に入 力される。Vin(1)がサイクリック ADC で変換されている 間に Vin(0)の量子化誤差は 1 サイクル or 2 サイクル  $\Delta\Sigma$ ADC で変換される。



### 3-2 SQNDR 比較

信号とノイズの比で示す Signal-to-noise-and-distortion ratio (SNDR)は ADC の性能を示す重要な指標の1つであ る。ノイズには熱ノイズや 1/f ノイズなど発生の原因によ っていくつかあるが、ここでは量子化誤差のみを"ノイズ" と考え、他のノイズは考えないものとする。よって signal-to-quantization-noise-and-distortion (SQNDR) について以下で示す。図5で横軸に OSR(Over sampling ratio)、縦軸に SQNDR をとり提案構成 ADC を比較する。

図 5(a)は 2-bit サイクリック ADC が出力の時の 1 サイ クルΔ  $\Sigma$  ADC、2 サイクル、4 サイクルの SQNDR を示し ている。2 サイクル Δ $\Sigma$  ADC では SQNDR が約 6dB、4 サイクル Δ $\Sigma$  ADC では約 12dB 向上している。図 5(b)は ENOB(Effective number of bits)を示しており、式(5)で表 される。

(7)ENOB = (SQNDR - 1.76)/6.02 [bits] 100 16 80 12 [db] AONDR[db] ENOB[bit] -ΔΣ1cycle 20 ΔΣ2cycle -ΔΣ4cvcle 0 10 n 2 8 10 n 2 4 6 OSR(2<sup>n</sup>) 4 6 OSR(2<sup>n</sup>)

図 5 2-bit サイクリック ADC と ΔΣADC のシミュレーション結果 (a) SQNDR (b) ENOB Fig.5 Simulation results for a 2-bit cyclic ADC with



次に 4-bit サイクリック ADC の 1 サイクル  $\Delta\Sigma$  ADC、4 サイクル、8 サイクルの SQNDR を図 6 に示す。4 サイク ル  $\Delta\Sigma$ ADC では約 12dB、8 サイクル  $\Delta\Sigma$  ADC では約 18dB 向上している。







以上の結果より巡回数と SQNDR、OSR の関係は以下の式 のように得られる。N1-bit サイクリック ADC、N2-bit  $\Delta\Sigma$ ADC (where N2 =  $2^{M2}$ ). とすると

 $SQNDR = 6 \times (N1 + M2) + 2 + 9 \times n [dB]$ (8)  $ENOB = (N1 + M2) + 1.5 \times n [dB]$ (9)

Where  $OSR = 2^n$ 

#### 4. まとめ

サイクリック ADC と ΔΣ ADC をパイプライン接続した ノイズシェーピング・サイクリック ADC を提案しシミュ レーションを行った。サイクリックの内部 DAC やオペア ンプで発生した量子化誤差は後段 ΔΣ ADC のノイズシェ ープにより、入力信号付近で減少させることができる。

通常パイプライン ADC はどのステージも同じスピード で動作するが、提案 ADC はサイクリック ADC と ΔΣ ADC が違うスピードで動作する。高精度・低速・高消費電力の サイクリック ADC は上位ビット、低精度・高速・低消費 電力の ΔΣ ADC は下位ビットの変換を行う。再構成するこ とで高分解能・中速度・低消費電力の ADC が可能となる。

#### 参考文献

[1] F. Maloberti, *Data Converters*, Springer (2007).

 R. J. van de Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, Springer (2010).

[3] R. Schreier, G. C. Temes, Understanding Delta-Sigma Data Converters, Wiley (2005).

- [4] M. Uemori, H. Kobayashi, T. Ichikawa, A. Wada, K. Mashiko, T. Tsukada, M. Hotta, "High-Speed Continuous-Time Subsampling Bandpass ΔΣΑD Modulator Architecture", IEICE Trans. Fundamentals, E89-A, no.4, pp.916-923 (April 2006).
- [5] S. Kawahito, "Column-parallel A/D Converters for CMOS Image Sensors", IEEE Asia Pacific Conference on Circuits and System, Kuala Lumpur (Dec.2010)
- [6] T. Watabe, K. Kitamura, T. Sawamoto, T. Kosugi, T. Akahori, T. Iida, K. Isobe, T. Watanabe, H. Shimamoto, H. Ohtake, S. Aoyama, S. Kawahito, N. Egami, "A 33Mpixel 120fps CMOS Image Sensor Using 12b Column-Parallel Pipelined Cyclic ADCs", IEEE Int. Solid-State Circuits Conf. pp.388-389, San Francisco (Feb.2012).
- [7] Yukiko Arai, Yu Liu, Haruo Kobayashi, Tatsuji Matsuura, Osamu Kobayashi, Masanobu Tsuji, Masafumi Watanabe, Ryoji Shiota, Noriaki Dobashi, Sadayoshi Umeda, Isao Shimizu, Kiichi Niitsu, Nobukazu Takai and Takahiro Yamaguchi, "Noise-Shaping Cyclic ADC Architecture", The 4th IEICE International Conference on Integrated Circuits Design and Verification, Ho Chi Minh City, Vietnam (Nov. 2013).