90nm n-channel MOSFET \mathcal{O}

Hot Electron Stress による経時劣化特性モデル化に関する研究

戸塚 拓也* 青木 均 新井 薫子

轟 俊一郎 香積 正基 東野将史 小林 春夫 (群馬大学)

Aging Model Development for 90nm n-MOSFETs Due to Hot Electron Stress

Takuya Totsuka*, Hitoshi Aoki, Yukiko Arai, Shunichiro Todoroki, Masaki Kazumi, Masashi Higashino, Haruo Kobayashi (Gunma University)

1. はじめに

近年集積回路の微細化,アナログ・デジタル混載チップの 性能向上や低電圧動作に伴い,モデルと実測との不一致が問 題となり,回路使用に対して製造ばらつきや経時劣化が生じ るといった問題がある.[1] そのため,設計にはマージンをと る必要である.マージンを小さくすることで無駄を省き,量 産コストを安く出来る.我々は経時劣化に焦点を置き, LDMOS 及び n チャネル MOSFET の,信頼性について研究を 進める.本論文では 90 nm n チャネル MOSFET (n-MOSFET) について言及する.本研究ではこの HCI 現象を回路シミュレ ータ SPICE で回路設計者がシミュレーションを行い,劣化前, 劣化後の直流電圧・電流特性を事前に予想できるよう,n-MOSFET のデバイスモデルに組み込むことを目的としている. 本研究で使用する MOSFET モデルは BSIM4 モデル [2] を採 用した.

n-MOSFET の経時,温度劣化には,飽和領域の高ドレイン 電流において起こる,Hot Carrier Injection (HCI)や正の電圧ス トレスを長時間かけることで発生する Positive Bias Temperature Instability (PBTI)現象がある.筆者らはここでよ り支配的であるとされる HCI 現象に焦点を当て特性解析化を 行う.LDMOS, MOSFET において HCI 劣化特性の論文 [3, 4]では,測定や式中に I_{sub} などのバルクに関するパラメータを 使用している.バルクに関するパラメータを使用していると, ソースとバルクをショートして使用する場合に,正しく評価 することが難しい.我々は,HCIによる劣化をバルク電流を 使わずに,しきい値を元に劣化特性を表していく.

HCI現象のモデルは、カリフォルニア大学バークレイ校 (UCB)のHu教授によって最初に導入された.[4]後に発表さ れたHCIモデルは、Hu教授と同じ理論に基づいているが、異な る分析方法を考察し、より高度なCMOS技術にモデルを適用す ることを意図している.[5]本HCIモデルはInterface Trap Number を算出しており、キャリアの移動度についても導出 を行っている.そこで今回は本モデル式を利用する.また、 HCI現象をSPICE上でシミュレーションするため、DC劣化現 象をBSIM4モデルに取り込む.我々が使用しているSPICEモ デルのBSIM4パラメータを用いて計算を行えるようにする. 作成したトランジスタTEGを用いてフレッシュな状態のモデ ルパラメータを抽出し、シミュレーション上でチャネル長依 存の劣化DC特性を示す.

2. HCIによる劣化式の検討

HCIのモデルについては,多くのモデルが検討されている. [6,7,8,9] その中で今回使用するモデルは,RDモデル [10] と 呼ばれ,トランジスタのドレイン近傍で発生するホットキャ リア効果を,修復されることなくモデル化する事が出来る. RDモデルはチャネル/酸化膜界面及びゲートの接合部分付近 の水素拡散粒子の生成を方程式で表しており,劣化を単純化 することができる.RDモデルではNitすなわち界面トラップ数, チャネル/酸化膜界面での水素反応式は以下のように表す事 が出来る.

$$N_{H(0)}N_{it} \approx \frac{k_F}{k_R}N_0 \tag{1}$$

 $N_{H(0)}$ は界面における水素濃度の初期値, N_{it} は界面トラップ数, k_F は酸化物電界依存フォワード解離速度定数, k_R はアニーリング速度定数, N_0 はSi-H結合の初期値を示している. $N_{H_x} = k_H N_H^{n_x}$ (2)

 N_H は体積あたりの水素粒子の濃度, k_H は反応定数, n_x は水素粒子あたりの水素原子数を示している.

界面トラップの数も破線のSi-H結合の数を積算することに より算出することができ、水素粒子は、ゲート酸化膜にそれ らが作成されドレインから拡散する.したがってH原子は界 面トラップ数の平均数として計算で以下のように表せる.

$$N_{it} = \frac{\pi W}{2A_{tot}} n_x \int_0^{\sqrt{D_{H_x t}}} \left(N_{H_x(0)} \left[r - \frac{r^2}{\sqrt{D_{H_x t}}} \right] \right) dr$$
$$= N_{H_x(0)} \frac{\pi n_x}{12L} D_{H_x t}$$
(3)

 D_{H_xt} は N_H の密度, A_{tot} ゲート下の総面積, Lはn-MOSFETの長さ,Wは幅を示している.

(1)(2)(3)式を組み合わせると以下のようになる.

$$N_{it} = \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_X}{1+n_X}} \left(\frac{n_X \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_X}} * t^{\frac{1}{1+n_X}}$$
(4)

容量特性から,界面トラップによる電荷の電圧依存特性は, しきい値電圧近傍のSub-threshold特性カーブのずれとして表 され,以下のようになる.

$$\Delta V_{th_{DEGRADATION}} = C_{HCI} \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_\chi}{1+n_\chi}} \left(\frac{n_\chi \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_\chi}} * t^{\frac{1}{1+n_\chi}}$$
(5)

 D_H は水素原子の密度, t は時間, C_{HCI} は技術依存なパラメー

タである.式 (5)のしきい値電圧のずれを移動度モデルの式 に代入できれば,移動度劣化現象もモデル化できる.RDモ デルは回路シミュレータ用コンパクトモデルとしては,その ままでは使用できない.このため,改造を加えたDC HCIモ デル [5] を用いる.

BSIM4モデルの移動度モデル式は、以下のように3種類 が搭載されており、MOBMODというパラメータで切り替え て使用可能である.

MOBMOD=1

$$\mu_{eff} = \frac{U0}{1 + \left(UA + UC * V_{bseff}\right) \left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right)}$$
$$\frac{*f(L_{eff})}{+UB\left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right)^2 + UD\left(\frac{V_{th} * TOXE}{V_{gsteff} + 2V_{th}}\right)^2} \tag{6}$$

MOBMOD=2

$$\mu_{eff} = \frac{U0}{1 + (UA + UC * V_{bseff})} \\ \frac{*1}{\left[\frac{V_{gsteff} + C_0(\overline{|VTH0}| - VFB - \phi_S)}{TOXE}\right]^{EU}}$$
(7)

MOBMOD=3

$$\mu_{eff} = \frac{U0}{1 + UD\left(\frac{V_{th} * TOXE}{V_{gsteff} + 2V_{th}}\right)^2 + \left(1 + UC * V_{bseff}\right)} \\ \frac{*f(L_{eff})}{\left[UA\left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right) + UB\left(\frac{V_{gsteff} + 2V_{th}}{TOXE}\right)^2\right]}$$
(8)

式 (8) のf(L_{eff})は以下の式で表す.

$$f(L_{eff}) = 1 - UP * \exp\left(-\frac{L_{eff}}{LP}\right)$$
⁽⁹⁾

UOはキャリア移動度,UAは移動度劣化の一次係数,UB移動 度劣化の二次係数,UCは移動度劣化の基板効果係数,UDは クーロン散乱移動度劣化係数,UPは移動度チャネル長係 数, LPは移動度チャネル長指数, TOXEは電気ゲート酸化膜 厚, VTH0はドレイン電圧がゼロにおけるしきい値電圧, V_{th} はしきい値電圧, VFBはフラットバンド電圧, V_{gsteff} は V_{gs} - V_{th} の実効値, L_{eff} は実効チャネル長, V_{bseff} は実効基板・ソ ース電圧, ϕ_s は表面電位, C_0 は定数でn-MOSFETのとき2.0, pチャネルMOSFETのとき2.5である.

この3つの移動度モデルの中で、しきい値のパラメータ が直接使用されているのは式 (7)のみである.よって MOBMOD=2を選択して、モデルパラメータを抽出・最適化 すれば移動度の劣化が直接シミューションできる.

次にしきい値電圧劣化をモデル式に反映させる. BSIM4モ デルのしきい値式に式 (5) の $\Delta V_{th_DEGRADATION}$ を加えること で,直接しきい値を可変にすることができる.

$V_{th} = VTH0 + \Delta V_{th, body_effect}$	
$-\Delta V_{th, carge_{sharing}} - \Delta V_{th, DIBL}$	
$+\Delta V_{th, reverse_short_cannel} + \Delta V_{th, narrow_{width}}$	
$+\Delta V_{th, small_size} - \Delta V_{th, pocket_implant}$	
$+\Delta V_{th_DEGRADATION}$	(10)

 シミュレーションでの劣化DC特性及び 1/fノイズの劣化特性

BSIM4モデルのDCのモデルパラメータを抽出・最適化して、その劣化をSPICEによりシミュレートする.

本実験では、チャネル長依存の劣化DC特性をシミュート していく. 作成したTEGの、90 nmプロセスを用いたn-MOSFETで、チャネル幅10.0μm、チャネル長10.0μmデバイ スとチャネル幅10.0μm、チャネル長0.1μmデバイスの測定デ ータを使用した. チャネル幅10.0μm、チャネル長10.0μmデ バイスをLarge、チャネル幅10.0μm、チャネル長0.1μmデバ イスをShortとして示す.

[10]の文献で記述されている式 (5)に65 nmのデバイスの実 験によるパラメータ値を利用し実際にどの程度劣化するのか を計算し,室温300.15 Kでのしきい値電圧劣化特性を1,000秒 後について求めた.このしきい値電圧をBSIM4のVTH0に加 えることで,1,000秒後の劣化後シミュレーションを行っ た.使用した測定データに比べて,[10]の実験データはより 微細なプロセスを用いているため,誤差が発生している可能 性がある.図1ではLargeでのIDs-Vos特性,図2ではShortでの IDs-Vos特性を示している.図3ではLargeでのIDs-VDs特性,図 4ではShortでのIDs-VDs特性を示している.図1,2,3,4を比べ て,LargeとShortでは電流量としきい値に短チャネル効果が 現れている.Vhのパラメータのみを劣化させているのだ が,図1,20IDs-Vos特性ではしきい値だけでなく,傾きも変 化していることが見て取れる.これは,主に移動度のモデル 式にもVTH0のパラメータが用いられているからであり,移 動度の劣化が起きていることを示す.図3,40IDs-VDS特性で は,電流量の減少がある.これは,HCIがドレイン端の高電 界によってチャネル内の電子がホットエレクトロンとなり, ゲート酸化膜への注入,基板でのイオン化が起こりドレイン チャネルに到達する電子が減少するという理論[11]に一致し ている.



図 1. Large での劣化前,劣化後の Ids-Vgs 特性(Vds = 0.01 V) Fig. 1. I_{DS} vs. V_{DS} characterizations of fresh and degraded n-MOSFET of Large (V_{DS} = 0.01 V)



図2. Shortでの劣化前,劣化後のIds-Vgs特性(Vds = 0.01 V)



図3. Largeでの劣化前,劣化後のIds-Vds特性(Vds = 0.0 V)





図 4. Short での劣化前,劣化後の Ids-Vds 特性(Vds = 0.0 V) Fig.4. I_{DS} vs. V_{DS} characterizations of fresh and degraded n-MOSFET of Short (V_{BS} = 0.0 V)

まとめ

本研究ではnチャネルMOSFETのHCI現象を回路シミュレ ータSPICEを用い,劣化前,劣化後の直流電圧・電流特性を 事前に予想するための手法を開発した.nチャネルMOSFET のデバイスモデルにはBSIM4モデルを採用した.TEGを設計 し,DC特性の測定を行い,モデルパラメータの抽出を行っ た.DC特性のモデルパラメータをHCI劣化式で計算すること で,バルク電流を使わずに劣化現象をシミュレートした.



- [1]Y. Tsividis, K. Suyama "MOSFET Modeling for Analog Circuit CAD: Problems and Prospects" IEEE Journal, Solid-State circuits, 29(3), 210 – 246, 1994,
- [2] Information on http://www-device. eecs. berkeley. edu/bsim/
- [3] D. Brisbin, A. Strachan, P. Vhaparala "Hot-Carrier Reliability and Design of N- LDMOS Transistor Arrays" Integratd Reliability Workshop Final Report,2001. 2001 IEEE International. 44-48, 2001.
- [4] C. Hu, et al, "Hot-electron induced MOSFET degradation model, monitor, and improvement," IEEE Trans.
 Electron Devices, 32(2), 375-385, 1985.
- [5] E. Maricau and G. Gielen, Analog IC Reliability in Nanometer CMOS, Springer Science+Business Media, New York, 2013.
- [6]X. Federspiel, M. Rafik, D. Angot, F. Cacho, D. Roy "Interaction between BTI and HCI degradation in High-K devices" IEEE International, 14-18, 2013.
- [7] X. Federspiel, F. Cacho, D. Roy "Experimental characterization of the interactions between HCI, off-state and BTI degradation modes" IEEE International, 16-20, 2011
- [8]W. Xiaofei, P. Jain, D. Jiao, C. Kim "Impact of Interconnect Length on BTI and HCI Induced Frequency Degradation" IEEE International, 15-19, 2012
- [9]W. Xiaofei, T. Qianying, P. Jain, D. Jian, C. Kim "The Dependence of BTI and HCI-Induced Frequency Degradation on Interconnect Length and Its Circuit Level Implications" IEEE Trans, Very Large Scale Integration Systems, 23(2), 280-291, 2014
- [10] H. Kufluoglu, M. A. Alam, "A unified modeling of NBTI and hot carrier injection for MOSFET reliability." 10th International Workshop on Computational Electronics, pp. 28-29, Oct. 2004.
- [11] 青木均, 嶌末政憲, 川原康雄, CMOSモデリング技術, 丸 善出版, 2006

Fig. 2 .I_{DS} vs. V_{DS} characterizations of fresh and degraded n-MOSFET of Short ($V_{BS} = 0.01$ V)