# 90nm NMOSFET における,経時・温度劣化特性シミュレーション用 HCI ゲートリーク電流モデルの研究

築地 伸和\* 青木 均 香積 正基 戸塚 拓也 東野 将史 小林 春夫(群馬大学)

## A Study on HCI Gate Leakage Current Model used for Time and Temperature Degradation Characteristics in 90nm n-MOSFETs

Nobukazu Tsukiji<sup>\*</sup>, Hitoshi Aoki, Masaki Kazumi, Takuya Totsuka, Masashi Higashino, Haruo Kobayashi (Gunma University) tsukiji@el.gunma-u.ac.jp h.aoki@oak.gunma-u.ac.jp

In this paper, we propose a Hot Carrier Injection (HCI) gate leakage current model used for Time and Temperature Degradation Characteristics in 90nm n-channel MOSFETs (n-MOSFETs). As far as we investigated, existing papers and reports regarding on HCI degradation model equations are based on the substrate current induced by the impact ionization effect. These degradation models cannot be applied for any circuit simulations without using the substrate terminal of n-MOSFETs. Since the proposed model and extraction method estimate the HCI current from the gate terminal, substrate terminals of n-MOSFETs are not necessary for simulating degradations in any circuit.

**キーワード**:信頼性解析,経時劣化,経時劣化モデル,デバイスモデリング (Reliability Analysis, Time Degradation, Aging Model, Device Modeling)

## 1. はじめに

近年,電子機器の中には多くの集積回路が使用されており,電子機器の主機能を担うことも多いため,集積回路には高い信頼性が要求される.特に,近年の半導体プロセス 微細化によって,内部電界,電流密度の増加など集積回路 で使用される MOSFET にかかるストレスは増加するため, MOSFET の特性変動に対する信頼性の確保は大きな課題 となっている.

一般に、MOSFETの信頼性寿命予測は加速試験により、 TEG (Test Element Group)を用いて、高電圧、高温度など のストレス条件下で実施される.そして、試験により得ら れた結果から、実使用条件での寿命推定が行われる.この ような方法を用いた場合、MOSFET単体の寿命から製品寿 命を見積もることはできるが、高度に機能化された集積回 路の特性がどのように劣化するかを見積もることはできな い.集積回路の特性劣化を予想するためには、MOSFET単 体の劣化特性をシミュレーションモデル化する必要があ る.そして、より信頼性の高い集積回路を設計するために は、MOSFETの劣化モデルを使用した信頼性シミュレーシ ョンが重要となる.

n-MOSFETs の経時,温度劣化には飽和領域の高ドレイン電流において起こる HCI 現象や,電圧ストレスを長時間かけることで発生する Positive Bias Temperature Instability (PBTI)現象がある.

本研究では、より支配的であるとされる HCI 現象に焦点 を当て、この HCI 現象を回路シミュレータ SPICE で回路 設計者がシミュレートし、劣化前、劣化後の直流電圧・電 流特性を事前に予想できるよう、n-MOSFETs のデバイス モデルに組み込むことを目的としている.本研究で使用す る MOSFET モデルは BSIM4 モデルを採用した[4].

本論文の構成は以下のとおりである.まず,次章にて代 表的な HCI 現象のメカニズムと劣化モデルについて説明 し,従来の HCI 劣化モデルの問題点を述べる.次に,我々 が提案している HCI ゲートリーク電流モデルと提案モデル のパラメータ抽出方法を解説する.最後に,従来モデルと 提案モデルを用いたシミュレーションの比較検証を行い, 結果についての考察を示す.

### 2. HCI 現象のメカニズムと劣化モデル

HCI 現象には Channel 〈2·1〉HCI 現象のメカニズム Hot Carrier (CHC) & Drain Avalanche Hot Carrier(DAHC)の2つのモードがある. それぞれのモード のメカニズムを図1に示す. CHC モードは, MOS の線形 領域時に起こり、ゲート酸化膜のエネルギー障壁を超えら れる確率に依存した電子がゲートへ注入される. このよう な電子はLucky Electron と呼ばれる. DAHCモードは MOS の飽和領域時に起こり、こちらのモードがより劣化に支配 的と考えられている. DAHC モードでは、高電界のかかっ た空乏層をドリフトする電子が、イオンと衝突電離を起こ すことにより、電子正孔対が生成される. 生成された正孔 は基板へ流れ、生成された電子の大部分はドレインに流れ るが、一部は酸化膜のエネルギー障壁を超えゲートに注入 される. そして、ゲートに注入された高エネルギーを持っ た電子(ホットキャリア)によって, Si/SiO2 界面の Si-H 結合が破壊される.このとき結合を破壊された水素原子は, ゲート酸化膜内に拡散し,水素原子との共有結合を失った シリコンは未結合手(ダングリングボンド)をもつため界 面トラップ準位を形成する. このようにして、ゲートに注 入された電子によって界面準位が生成されるため、しきい 値電圧や移動度などのデバイスパラメータの劣化が起きる と考えられている.



図 1 HCI 現象のメカニズム (a)CHC モード (b)DAHC モード



〈2・2〉HCI の劣化モデル HCI のモデルは、カリフ オルニア大学バークレイ校(UCB)の Hu 教授によって最初 に導入された(以下, Huモデルと表記).後に発表された HCI のモデルは Hu 教授と同じ理論に基づいており、Huモデル は HCI による劣化モデルの基礎となっている[2,3]. Huモ デルによる界面トラップ準位の数(N<sub>it</sub>)は次式に示す[3].

$$\Delta N_{it} = C_1 \left( t \frac{I_{ds}}{W} e^{\frac{-\varphi_{it}}{q\lambda E_m}} \right)^n \tag{4}$$

ここで、tはストレス時間、 $I_{ds}$ はドレイン電流、Wはゲート 幅、qは電子の電荷量、 $\varphi_{it}$ は衝突電離を起こす最小エネルギ ー、 $E_m$ は横方向電界、 $C_1$ 、nはプロセスに依存した係数であ る. Hu モデルにおいて $E_m$ は $N_{it}$ に影響を与える重要なパラ メータとなるが, *E<sub>m</sub>*の正確な解析モデルを得ることは難しい.したがって,最近のモデルではHCIによるストレスを 基板電流(*I<sub>sub</sub>*)の関数として次式のように表すことが多い [6].

$$\Delta N_{it} = C_2 \left(\frac{I_{sub}}{W}\right)^{\alpha} t^n \tag{5}$$

ここで、 $C_2$ , $\alpha$ はプロセスに依存した係数である.なお、HCI のモデルで算出された $N_{it}$ による移動度およびしきい値の劣 化は次のような関係式で与えられる[5].

$$V_{th} = V_{th0} + \frac{q\Delta N_{it}}{C_{ox}}$$
(6)

$$\mu = \frac{\mu_0}{1 + \beta \Delta N_{it}} \tag{7}$$

ここで、 $V_{th0}$ はしきい値の初期値,  $\mu_0$ は移動度の初期値,  $\beta$ は プロセスに依存した係数である.

(5)式のように基板電流を用いることでHCIの劣化モデル は簡単なものになるが,基板電流を使用したモデルは基板 端子が独立している MOS 構造にしか使用できないという 欠点がある.図2 は基板端子とソース端子が内部接合 (Butting Contact)された n-MOSFET のシンボルと断面構 造を示している.このような構造では,基板電流を分離す ることができないため,基板電流を関数として使用するこ とができない.構造に依存せず,より汎用的に使用できる 劣化モデルとしては,基板電流を使用しないことが望まし い.そこで,本研究では,HCIによって発生する電流をゲ ートから抽出するモデルを提案する.この方法はHCIによ って発生する電流をゲート側からモニタすることができる ため基板端子は使用しない.詳細は次章で解説する.



図2 基板端子とソース端子が内部接合された n-MOSFET (a)シンボル(b)断面構造

Fig. 2 Butting contacted n-MOSFET structures: (a) the circuit symbol; (b) the cross-sectional view.

#### 3. HCI ゲートリーク電流モデルと抽出方法

Huモデルでは, HCI 現象によって発生する基板電流とゲート電流(*I<sub>q</sub>*)はそれぞれ次式のように表される[3].

$$I_{sub} = C_1 I_{ds} e^{\frac{-\varphi_u}{q\lambda E_m}}$$
(8)

$$I_g = C_2 I_{ds} e^{\frac{-\varphi_b}{qAE_m}} \tag{9}$$

ここで、 $\varphi_b$ は Si/SiO<sub>2</sub> 界面のエネルギー障壁、 $C_1, C_2$ は比例

係数である.これらの式を比較すると,異なる部分は比例 係数と*φ*bのみだけであることがわかる.これは,両電流の 元となるキャリアが衝突電離によって同じ確率で発生して おり,このうちゲート電流は,ゲート酸化膜のエネルギー 障壁を超えられる電子の確率に依存していることに整合す る.一方,BSIM4では,DAHCモードのHCIによって発 生する基板電流は,インパクトイオナイゼーションモデル としてサポートされており,次式のように表される[1,4].

$$I_{sub} = \frac{A_i}{B_i} I_{ds} (V_{ds} - V_{dsat}) e^{\frac{-B_i \cdot lll}{V_{ds} - V_{dsat}}}$$
(10)

ここで、 $A_i$ 、 $B_i$ はフィッティング係数、 $V_{ds}$ はドレインソース間電圧、 $V_{dsat}$ は飽和ドレイン電圧、litlは長さの次元をもつ係数である。Huモデルにおけるゲート電流と基板電流の関係から類推すると、係数を変更することでゲート電流は次式のように表すことができる。

$$I_{gs_{-}HCI} = \frac{GA_{i}}{GB_{i}}I_{ds}(V_{ds} - V_{dsat})e^{\frac{-GB_{i} \cdot litl}{V_{ds} - V_{dsat}}}$$
(11)

ここで, *GA*<sub>i</sub>, *GB*<sub>i</sub>はフィッティング係数である. (11)式が本 研究で提案する HCI ゲートリーク電流モデルである.本式 を使用し, HCI によって発生するゲート電流を抽出するた めには,その他のゲートリーク電流を区別する必要がある. 以下で,その抽出方法を説明する.

図3はBSIM4でサポートされているゲートリーク電流モ デルに,HCIによるゲート電流経路を足したものである[4]. サポートされているリーク経路は、ゲートからソースおよ びドレインへの直接経路(Igs, Igd)、チャネルを通じた経路 (Igcs, Igcd)、ゲートから基板への経路(Igb)である.(11)式の HCIによるゲート電流は、次式を用いて全ゲートリーク電 流からHCI以外のリーク電流との差分から抽出を行う.

$$I_{gs\_HCI} = I_{gs\_total} - I_{gs} - I_{gcs}$$
(12)

ここで、Vds≒Vdd の場合はドレイン側へのリーク経路は無 視できると仮定した.また、基板へのリークも他経路に比 ベて十分小さいため無視している. Igs や Igcs のモデルパ ラメータはドレイン電圧に依存するため、非 HCI 条件下に て低電圧でドレイン電圧をスイープし、これらのモデルパ ラメータ抽出を行う.最後に、HCI 条件下で全ゲートリー ク電流を測定し、Igs や Igcs によるゲートリーク電流との 差分値に(11)式を最適化して HCI によるゲート電流を抽出 する.



図3 ゲートリーク電流経路

Fig. 3 Basic concept of the gate leakage current flow.

#### 4. モデルパラメータ抽出とシミュレーション

本実験で使用した TEG は TSMC 社の 90nm プロセスを 用いて作製し,チャネル幅 10um,チャネル長 0.1um の n-MOSFET を使用した.提案モデルは,我々の SPICE3 完 全互換シミュレータ (MDT-SPICE) 上の BSIM4 モデルに, ソースコードレベルで搭載し,検証を行った.

図4は非HCI条件下で測定した、ゲートリーク電流対ゲート電圧特性を示している.シミュレーション結果はゲートリーク電流(igs,igcs)のドレイン電圧に依存した変化も再現していることが確認できる.図5は図4と同条件で測定した、ドレインリーク電流対ゲート電圧特性を示している.シミュレーション結果より、ドレイン側のリーク電流も弱反転領域にわたって精度よく再現していることがわかる.





Fig. 4 Measurement and simulation of the gate leakage current (Igs and Igcs) versus drain voltage under non HCI condition. Where, Vds is varied from 50mV to 300mV (50mV step).



Fig. 5 Measurement and simulation of the drain leakage

current versus drain voltage under non HCI condition. Where, Vds is varied from 50mV to 300mV (50mV step). 図6はHCI条件下におけるゲートリーク電流対ゲート電圧 特性の比較を示している.図6(a)が従来モデルを使用した 結果,図6(b)が提案モデルを使用した結果である.これら の結果を比較すると,提案モデルを用いることでシミュレ ーション値と実測値の差が小さくなっており,シミュレー ションの精度が向上していることが確認できる.特に,Vgs が1/2Vdd~Vddの範囲でフィッティング精度の向上がみら れており,この範囲は飽和領域で起こるDAHCモードによ るHCI条件と整合する.すなわち,これらの結果は,HCI によるゲートリーク電流経路を,提案モデルによって反映 させたことに起因すると考えられる.

本実験により, HCI によってゲートに流れる電流は pA のオーダーであることが分かった.また,抽出したゲート リーク電流を基板電流の代替とし,劣化モデルとして使用 するためには,さらに高精度な測定および抽出が必要なこ とが判明した.



ゲートリーク電流対ゲート電圧特性 (a)従来モデル (b)提案モデル



#### 5. まとめ

本論文では, n-MOSFET の経時・温度劣化特性シミュレ ーションのための, HCI ゲートリーク電流モデルを提案し, 基板端子を使用せずゲートから HCI 電流を抽出する方法を 開発した.提案モデルは、我々の SPICE3 完全互換シミュ レータ (MDT-SPICE) 上の BSIM4 モデルに, ソースコー ドレベルで搭載した. モデルパラメータは 90nm n-MOSFET の直流電流測定データを用いて高精度に求め た.本モデルの SPICE シミュレーション値をゲート電流の 測定値と比較した結果,BSIM4標準モデルより高精度に合 致した.本実験により、HCIによってゲートに流れる電流 は pA のオーダーであることが分かった.また,抽出したゲ ートリーク電流を基板電流の代替とし、劣化モデルとして 使用するためには高精度な測定および抽出が必要なことが 判明した. 今後は、さらに高精度な測定・抽出を行い、基 板電流を代替する劣化モデルを完成させ、より信頼性の高 い集積回路を設計するための信頼性シミュレーションに役 立てたい.

### 6. 謝辞

本研究をご支援いただきました株式会社 MoDeCH に感 謝いたします.

# 献

文

- H. Aoki, M. Shimasue and Y. Kawahara, CMOS Modeling Technology, Maruzen Publishing (2006).
- [2] C. Hu, "Lucky-electron model of channel hot electron emission", Electron Devices Meeting, vol. 25, pp22-25 (1979).
- [3] C. Hu, et al, "Hot-electron-induced MOSFET degradation -Model, monitor, and improvement", IEEE Journal of Solid-State Circuits, vol. 20, Issue: 1, pp295-305 (1985).
- [4] M. V. Dunga, et al, BSIM4.6.0 MOSFET Model User's Manual, University of California, Berkeley.
- [5] Sun, et al "Electron Mobility in Inversion and Accumulation Layers on Thermally Oxidized Silicon Surfaces", IEEE Journal of Solid-State Circuits, vol. 15, Issue: 4, pp562-573 (1980).
- [6] Maricau, Elie, Gielen, Georges, Analog IC Reliability in Nanometer CMOS, Springer (2013).