HCI による LDMOS の信頼性シミュレーションに使用する 最大電界モデルの研究

東野 将史*, 青木 均, 築地 伸和, 香積 正基, 戸塚 拓也 新井 薫子, 轟 俊一郎, 小林 春夫(群馬大学)

> Study on Maximum Electric Field Modeling Used for HCI Induced Degradation Characteristic of LDMOS Transistors

Masashi Higashino*, Hitoshi Aoki, Nobukazu Tsukiji, Masaki Kazumi, Takuya Totsuka, Yukiko Arai, Shunichiro Todoroki, Haruo Kobayashi (Gunma University) t15804080@gunma-u.ac.jp, h.aoki@oak.gunma-u.ac.jp

This paper reports a maximum electric field model of laterally diffused MOSFET (LDMOS) transistors under the condition of high current injection effect used for reliability simulations. LDMOSs operate under high-voltage and large-current biases, where electric field increases with biases at the gate edge. We present the investigation, formulations, and verifications of our maximum electric field model.

キーワード:信頼性解析,経時劣化,経時劣化モデル,LDMOS,デバイスモデリング (Reliability Analysis, Time Degradation, Aging Model, LDMOS, Device Modeling,)

1. はじめに

Laterally Diffused MOSFET (LDMOS)は、ドレイン領域 を横方向に拡張することによりドレイン・ゲート間の電界 強度を緩和する構造の MOS トランジスタである。オン抵抗 が比較的小さく、高耐圧であることが特徴である。このこ とから、携帯用基地局のパワーアンプなどの出力段として 用いられる。LDMOS は、高電圧・大電流で利用するため、 ドレイン側ゲート端で電界強度が集中してしまい、Hot Carrier Injection (HCI) 現象が顕著となる。これにより、 経時・温度劣化が問題となる。これらの劣化現象を予測す ることは、デバイスの信頼性に重要な課題である。

本研究では、n チャネル LDMOS の信頼性シミュレーシ ョンに用いる最大電界モデルの研究を行った。n チャネル MOSFT の経時・温度劣化は、飽和領域において高ドレイン 電圧によって起こる HCI や、高温・正電圧のストレスによ って発生する Positive Bias Temperature Instability (PBTI) 現象がある。n チャネル MOSFET は、HCI 現象が より顕著に現れる。n チャネル LDMOS においても同様の ことが言えることから、HCI による劣化現象について検証 を行った。

n チャネル LDMOS の HCI 劣化現象は、文献[1]による と、"ドリフト層のキャリアの減少からのオン抵抗増加によ る"ものと記されている。文献[2]では、オン抵抗増加の原因 は、ゲート端の横方向の最大電界と相関があると報告され ている。このことから、劣化現象を検証する上で、最大電 界強度を予測することは重要である。しかし、回路シミュ レータ用のコンパクトモデルにおいて、最大電界Emは測定 データによる完全なフィッティング関数モデルになってお り、未公開である。そこで、オン抵抗による HCI 劣化現象 の解析と、最大電界Emのモデル関数を開発したので報告す る。開発した関数モデルを用いることにより、信頼性・経 年劣化を考慮した LDMOS 回路設計が可能となる。

2. HCI 劣化現象

HCI 現象のモデル[1]は、Luck Electron Model (LEM) に 基づいて考えられている。代表的な HCI モデルは、Hu 教 授により考案された Hu model である。一般的な n チャネ ル MOSFET にバイアス電圧Vgs, Vdsを印加する。ゲート電 圧により、反転層が形成されてキャリアが移動する。ピン チオフした飽和領域において、ドレイン電界により加速さ れたキャリアは、高いエネルギーを持ったホットキャリア となる。加速されてホットキャリアは、反転層のイオンと 衝突し、電離衝突が起こる。これにより電子・正孔対が発 生する。発生したホットキャリアの一部は、酸化膜にトラ ップされ、酸化膜の劣化を引き起こす。キャリアがトラッ プされることによって、キャリアが減少しオン抵抗が増加 する。これにより、移動度の減少によるドレイン電流 I_D の低 下や、しきい値電圧 V_{TH} の増加を引き起こす。

3. LDMOS 構造と HiSIM-HV モデル [3]

図1にLDMOSの構造、図2にHiSIM-HVモデルによる LDMOSモデル・コンセプトを示す。LDMOSは、高耐圧 を実現するために、ゲート・ドレイン間のドリフト領域を 横方向に拡張している。ゲート・ソース間電圧Vgsを印加す ると、反転層が形成される。ドレイン・ソース間電圧Vdsを 印加することにより、キャリアはソースから供給され、ド リフト領域からドリフトによりドレインへ達する。大部分 のドレイン・ソース間電圧Vgsは、ドリフト領域で電圧降下 する。HiSIM-HVモデルでは、ドリフト領域をドリフト抵抗Rdrift 抗としてモデル化している(図2)。このドリフト抵抗Rdrift は、(1)~(3)式で定義される。

$$R_{drift} = (R_d + V_{ds}R_{DVD})\left(1 + RDVG11 - \frac{RDVG11}{RDVG12}V_{gs}\right)$$

$$(1 - V_{bs}RDVB) \tag{1}$$

$$R_d = \frac{R_{do}}{W_{ds}}\left(1 + \frac{RDS}{(1 + \frac{RDS}{M_{ss}})}\right) \tag{2}$$

$$\mathbf{W}_{\text{eff,LD}}, \mathbf{W}_{F} \left(\begin{array}{c} (W_{gate} \cdot 10^{\circ} \cdot L_{gate} \cdot 10^{\circ}) \\ \mathbf{R}_{d0} = (\mathbf{RD} + \mathbf{R}_{d0, \text{temp}}) f_1 \cdot f_2 \end{array} \right)$$
(3)

4. モデルパラメータ抽出とシミュレーション

ここでは、文献[4]で報告されている直流電流・電圧特性 を数値化し、測定データとした。図 3 は、測定に使用され た n チャネル LDMOS の断面図である。この LDMOS のプ ロセスは、プロセス長0.18umで作成されている。ゲート長 は 20um, ゲート幅は 0.4um, ゲート酸化膜圧は 115Å であ る。

〈4·1〉 I_d – V_{ds}測定データ解析

文献[4]の HCI 劣化前後の特性を観ると、しきい値電圧 は変化せずにドレイン電流I_dが減少している。このことか ら、実効移動度減少、またはドレイン抵抗の増加によりド レイン電流が減少していると予測される。この二つの要因 を仮定して、HiSIM-HV モデルのモデル式を解析し、劣化 特性のモデルパラメータ選択を行った。図 4 に測定データ から抽出したモデルと測定データのドレイン電流・ゲート 電圧特性の比較を示す。抽出したモデルは、ストレス前後 の測定データと一致していることが分かる。これより、 HiSIM-HVモデルのドリフト抵抗パラメータRDが劣化して いることが判明した。

〈4·2〉 $I_d - V_{gs}$ 測定データ解析

文献[4,5]の HCI 劣化前後の特性を観ると、飽和領域の ドレイン電流は変化せずに、ピンチオフ領域のみ変化して いることが分かる。図5に測定データから抽出したモデル と測定データのドレイン電流・電圧特性の比較を示す。ス トレス印加前後においてモデルパラメータは、RDのみを変 化させている。抽出したモデルは、測定データと完全に一 致はしていないが、飽和領域のドレイン電流は変化せず、 ピンチオフ領域のみ変化するという特徴を再現しているこ とが確認できることから、HiSIM-HVモデルのRDが劣化し ていることが分かる。



図 1 LDMOS の構造[3] Fig.1. Schematic of the LDMOS[3]



図 2 LDMOS モデル・コンセプト[3] Fig.2. LDMOS Model concept in HiSIM-HV[3]







図 4 抽出モデルと測定データのI_d – V_{gs}特性比較 Fig.4. Ids vs Vgs characteristics of an n-type LDMOS before and after hot-carrier induced degradation.





5. 最大電界E_mのモデル開発

LDMOS の HCI 劣化現象は、ドリフト層のキャリアの減 少におけるオン抵抗の増加によるものだと解明できた。文 献[2]によると、オン抵抗の増加はゲート端の横方向の電界 強度と相関があると報告されている。時間依存におけるオ ン抵抗(*R*on)の劣化モデル式は、以下の式で表される。

$$\frac{\Delta R_{on}}{R_{on}} = A_1 \cdot \ln\left(1 + \frac{t}{\tau}\right) + A_2 \cdot \ln\left(1 + \frac{t}{\gamma \cdot \tau}\right)$$
(4)

 A_1 , A_2 , γ は、フィッティングパラメータ, t はストレス時間, τ は特性時間である。

τは、以下の式で表される。

$$\tau = \frac{\alpha \cdot W}{I_D} \cdot \frac{\phi_b}{E_m \lambda} e^{\frac{\phi_b}{E_m \lambda}}$$
(5)

αは、フィッティングパラメータ、Wは、チャネル幅, E_m は、最大電界の大きさ、 ϕ_b は、 $Si - O_2$ のエネルギー障壁を 乗り越えるために必要な電子のエネルギーである。(4),(5) 式より、 R_{on} の劣化は最大電界の大きさが関わっていること が分かる。

T-CAD シミュレータによる電界分布の解析では、図 6 に 示した LDMOS の断面図におけるドリフト層(B, C) 位置で 電界ピークが生じていると報告されている。文献[6]におい ても同様に、ゲート端におけるドリフト層で電界ピークが 生じていることが分かる(図 7)。しかし、最大電界が測定デ ータによる完全なフィッティング関数モデルとなってい る。ゲート・ソース間電圧及びドレイン・ソース間電圧の ストレス電圧依存は、最大電界に影響することから、最大 電界のモデル関数を開発した。



図 6 n チャネル LDMOS の断面図[2]

Fig.6. Schematic cross section of the n-type LDMOS[2]



図 7 n チャネル LDMOS の電界強度分布[6] Fig.7. Electric field distribution of n-type LDMOS[6]



図 8. 電界導出のための MOSFET Fig.8. MOSFT by introduced electric field

〈5·1〉 最大電界E_mの導出

最大電界の E_m ゲート,ドレイン・ストレス電圧依存式を 算出する。MOSFETの断面図を図 8 に示す。

二次元ポアソン方程式は、(3)式で示される。

$$\frac{\partial^2 \phi(x,y)}{\partial x^2} + \frac{\partial^2 \phi(x,y)}{\partial y^2} = -\frac{qN_d(x)}{\varepsilon_{si}}$$
(6)

これを y 方向(0~t₁)に積分し、一次元ポアソン方程式を求める。

$$\int_{0}^{t_{si}} \frac{\partial^2 \phi(x,y)}{\partial x^2} dy + E_y(x,0) - E_y(x,t_1) = -\frac{qN_d(x)}{\varepsilon_{si}} t_1 \quad (7)$$

 $Si - SiO_2$ 界面の境界条件より、

$$E_{y}(x, o) = -\frac{\varepsilon_{0}}{\varepsilon_{si}} \frac{\phi_{f}(x) - V_{gs} - V_{FB,f}}{t_{f}} \quad (\phi_{f}(x) \equiv \phi(x, j)) \qquad (8)$$

$$E_{y}(x,0) \approx -\frac{\varepsilon_{0}}{\varepsilon_{si}} \frac{\phi_{f}(x)}{t_{f}}$$
(9)

以上の方程式を解くとV_{DS}による横方向の最大電界の方 程式が求まる。

$$E_{\rm m} = \frac{V_{\rm DS} - \phi_{\rm b}}{t_1} + \frac{q N_{\rm d}(x) t_1}{2\varepsilon_{\rm si}}$$
(10)

以上より、ホットキャリア・ストレス電圧印加時の最大 電界は以下の式になる。

$$E_{\rm m}(V_{\rm DS}, V_{\rm GS}) \approx \frac{V_{\rm DS} - V_{\rm dsat}}{l_{\rm t} + w_{\rm d}(V_{\rm GS})}$$
(11)

ここで、RD モデル[1]について着目する。RD モデルとは、 MOSFET の DC モデルにおける HCI 劣化現象をモデル化 したものである。2004 年に Kuflluoglu と Alam により発 見された。トランジスタのドレイン近傍で発生するホット キャリア効果を、修復されることなくモデル化することが できる。RD モデルは、チャネル/酸化膜界面及びゲート接 合部分付近の水素拡散粒子の生成を方程式で表している。 これにより、劣化現象を単純化することができる。RD モデ ルにおける DC HCI モデルは、MOSFET のしきい値電圧劣 化をモデル化したものである。しきい値電圧劣化は以下の 式で表される。

$$\Delta V_{\rm TH} = A_{HCI} t^{\frac{1}{1+n_{\chi}}} \tag{12}$$

 n_x は、水素粒子あたりの水素原子数を示している。 A_{HCI} は 以下の式で表される。

$$A_{\rm HCI} = C_{\rm HCI} [(V_{\rm GS} - V_{\rm TH}) K_{\rm v}]^{\frac{n_{\rm X}}{1+n_{\rm X}}} (\frac{n_{\rm x}}{L})^{\frac{1}{1+n_{\rm X}}}$$
(13))

定数Kvとそこで用いられている係数を以下の式に示す。

$$K_{v} = \exp\left(\frac{E_{ox}}{E_{o}}\right) \exp\left(\frac{-\phi_{IT}}{q\lambda E_{lat}}\right) \exp\left(-\frac{E_{a}}{kT}\right)$$
(14)
$$E_{ox} = \frac{(V_{GS} - V_{TH})}{t_{ox}}$$
(15)

$$E_{lat} = \frac{(V_{DS} - V_{DSAT})}{l}$$
(16)

 E_{ox} は、ゲート酸化膜における電界の強さ、 E_{o} は技術依存 のパラメータ、 ϕ_{IT} は衝突電離により生じた電子のエネルギ ー、 λ はチャネルを通過する電子の自由運動、 E_{lat} は横方向 の電界強度を示している。

(14)式の飽和電圧V_{DSAT}は、

$$V_{\text{DSAT}} = \frac{E_{\text{sat}} L(V_{\text{GS}} - V_{\text{TH}})}{E_{\text{sat}} L + (V_{\text{GS}} - V_{\text{TH}})}$$
(17)

L はチャネル長, *E_{sat}*は飽和電圧における飽和電界である。*E_{sat}*は以下の式で表される。

$$E_{sat} = \frac{2v_{sat}}{\mu_{eff}}$$
(18)

 v_{sat} は飽和速度、 μ_{eff} は実行移動度である。

(12)~(18)式より、RD モデルのしきい値劣化の劣化現象
 は、横方向の電界の大きさに依存することが分かる。DC
 HCI モデルの理論は、LDMOS でも同様である。式(9)に式
 (15)の RD モデルを導入するとEmは以下の式で表される。

$$E_{\rm m}(V_{\rm DS}, V_{\rm GS}) \approx \frac{V_{\rm DS} - \frac{E_{\rm Sat}L(V_{\rm GS} - V_{\rm TH})}{E_{\rm Sat}L + (V_{\rm GS} - V_{\rm TH})}}{l_{\rm t} + w_{\rm d}(V_{\rm GS})}$$
(19)

〈5·2〉 最大電界E_mの関数モデル開発

(8)式におけるw_dは、空乏層幅を示している。しかし、空 乏層幅を LDMOS の構造で導出するのは困難である。そこ で、統計学における peak 関数の一つである Extreme 関数 を用いて、モデル開発を行った。Extreme 関数とは、任意 の位置にピークを持つ関数である。これにより、電界強度 が最大となるゲート・ソース電圧V_{GS_max}を任意の値でピー クを持つ関数となる。これにより、ゲート・ソース間電圧 及びドレイン・ソース間電圧のストレス電圧依存における、 最大電界E_mの関数モデルを開発した。以下に関数モデルを 示す。

$$E_{\rm m} = Ae^{(-e^{-z}-z+1)}$$
(20)
$$A = \frac{(V_{DS}-V_{dsat})}{2}$$
(21)

$$z = \frac{V_{GS} - V_{TH} - V_{GS}max}{\beta}$$
(22)

 α , β は、フィッティングパラメータである。A はピーク 値の振幅を表している。横方向の電界強度は、 V_{gs} に依存す ることが報告[2]されている。これより、開発した関数モデ ルにおいても電界強度が V_{gs} に依存するようにした。z の項 の V_{GS_max} の値を変える事により電界のピーク値を自由に動 かすことができ、あらゆるピーク位置に対応することが可 能である。

図 9 に文献[2]の T-CAD による Em の算出結果を示す。 図 9 は、図 2 の B 点における電界強度のグラフである。 T-CAD シミュレーションで用いた n チャネル LDMOS のプ ロセスは、チャネル幅W = 40 μ mのみ記載されていた。開発 したモデル式では、実効チャネル長に依存したモデルを考 案したが、チャネル長が記載されていなかったため、チャ ネル幅を用いた。 E_{sat} における $v_{sat} \ge \mu_{eff}$ も記載されていなか ったため、文献[1]の 65nm の CMOS プロセスデータを用い た。以上の条件でモデル式の検証を行った。

図 9 中の(a)における V_{DS} = 70,12,6[V]での数値計算結果 を測定データとした。今回開発した Em 関数モデルと測定 データを比較した結果を図 10 に示す。

図 10 より、電界のピーク値はバイアス電圧を変化させても 一致していることが確認できる。電界減少後の傾向も形状 が近いことから、開発した Em の関数モデルは、有効であ ると考えられる。



Figure 4: Peak electric field in the nLDMOS as a function of bias. The symbols represent E_m at location B as it follows from TCAD simulations. The solid lines represent the results of an empirical fitting function to describe E_m for use in a circuit reliability simulator. $|V_{DS}|$ is varied from 10 V to 70 V in steps of 2 V. a): T_j =233 K; b): T_j =333 K; c): T_j =433 K.

図 9 論文掲載 n チャネル LDMOS の電界ピーク[2] Fig.9. Peak electric field of an nLDMOS sample [2]





Fig.10. Comparison between measured data and the proposed function model in the maximum electric field of an nLDMOS

6. まとめ

本研究では、n チャネル LDMOS の HCI 劣化前後の直流 電圧・電流特性を解析した。そして、回路シミュレータ SPICE を用いて、事前に劣化前後の直流電圧・電流特性に 予想するためのモデルを開発した。HCI 劣化現象は、ドリ フト層のキャリアの減少からのオン抵抗増加が原因であ り、それらはゲート端における横方向の電界強度と相関が ある。そこで、最大電界のモデル関数を開発した。開発し た関数モデルを用いることにより、信頼性・経年劣化を考 慮した LDMOS 回路設計が可能となる。

7. 謝辞

本研究を遂行するにあたり、MoDeCH 関係者の方々に心 より感謝申し上げます。

	文		献	
1)	E. Maricau and G. Gielen, : "Analog IC Reliability in Nanometer CMOS", Springer Science+Business Media New York (2013)			

(2) Guido T. Sasse, Jan A.M.Claes and Bart Dev Vries : "An LDMOS hot carrier model for circuit reliability simulation" (2014)

(

- (3) Hisim-HV 2.2.0 User's manual http://home.http://home.hiroshima-u.ac.jp/usdl/HiSIM_HV/C-Cod e/HiSIM_HV_C.html
- (4) N. Soin.S.S.Shahabudin and K.K.Goh, et al.; "Measurement and Characterization of Hot Carrier Safe Operating Area (HCI-SOA) in 24V n-type Lateral DMOS Transistors",10th IEEE International Conference on Semiconductor Electronics, pp.659-663 (2012)
- (5) 築地伸和, 青木均,新井薫子, 轟俊一郎,香積正基,戸塚拓也,東 野将史:"LDMOSの経時・温度劣化特性解析とモデル化に関する研 究"第5回電気学会東京支部栃木・群馬支所合同研究発表会
- (6) M.A.Belaid and K.Ketata :"Hot-Carrier Effects on Power RF LDMOS Device Reliability" EDA Publishing THERMINIC 2008