

フィボナッチ数列重み付け SAR ADCのためのDACの検討







アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要
 - ▶ シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - > 回路概要

▶ シミュレーション結果

- ・ 黄金比分割DACの応用・展開
- まとめ

研究背景·目的

自動車のエレクトロニクス化が著しく 車載用エレクトロニクス技術に大きな関心



車載用マイコンと組み合わせるADCへの要求が厳しい

📄 逐次比較近似AD変換器

→ +冗長性
 逐次比較近似AD変換器の冗長設計
 → 高性能化・高速化
 → +整数論
 研究目的
 逐次比較近似AD変換器の整数論を用いた冗長設計
 → さらに高性能化・高速化

SAR ADCとは





















アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要
 - > シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

冗長性と誤差補正



通常動作



コンパレータの誤動作





DACの出力整定時間の違い



冗長探索SAR ADCの速度

前半の比較条件を緩和し、速度の上昇後半の比較条件を強化し、誤判定を補正

二進探索(完全整定)		5bit逐次比較方式ADC		
Step1	Step2	Step3	Step4	step5

AD変換時間



各stepが短縮され、結果速度が上昇する

冗長設計による補正力と速度

SAR ADCの補正力







比較電圧重みp(k)に大きく依存



22/62

output

-1

比較電圧重みp(k)の決定(従来手法)

N bit 全M step 中 k step 目の比較重みp(k)を決定 (ただし $p(1) = 2^{N-1}$)

従来手法

①<u>基数radixから決定する</u> ⇒ *p*(*k*) = *r^{M-k}* (ただし1 < r < 2)

- ▶ 適切な基数の決定が難しい
- ▶ p(k)は必ず小数になる(単位項による実現困難)

②条件を定めて総当たり法

- ▶ 全パターン検討に膨大な時間がかかる
- ▶ 最適なパターン検出が難しい
- ▶ 条件の小さな変化に対応しづらい

③最も適当な重みを補正力q(k)で決定する

- ▶ 適切な効果を得づらい
- ▶ 決定が難しく設計時間を増加させる

従来手法の問題点

5bit6step ADC 冗長設計手法① radix=1.80

比較電圧重み
$$p(k)$$

 $p(1) = 2^{5-1} = 16$
 $p(2) = 1.8^4 \approx 10$
 $p(3) = 1.8^3 \approx 6$
 $p(4) = 1.8^2 \approx 3$
 $p(5) = 1.8^1 \approx 2$
 $p(6) = 1.8^0 = 1$

原理的に補正不可能な 入力範囲が存在 <u>冗長設計効果の劣化</u> 通切なp(k)選択手法が重要



アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要
 - ▶ シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

フィボナッチ数列とは?

フィボナッチ数列

$$F_0 = 0$$

 $F_1 = 1$
 $F_{n+2} = F_n + F_{n+1}$

Leonardo Fibonacci (伊:1170~1250年頃)

初項から計算していくと...

0, 1, 1, 2, 3, 5, 8, 13, 21, 34, 55, 89, 144, 233...

隣り合う2項の比率を考えると...

$$\lim_{n \to \infty} \frac{F_n}{F_{n-1}} = 1.618033988749895 = \varphi$$





フィボナッチ冗長設計の補正力



従来手法との比較(5bit ADC)

フィボナッチ手法

1.62進数

1.70進数

Step

Weight p(k)

Level

1st



フィボナッチ数列冗長手法

冗長基数の境界条件 効率の良い基準重み

29/62

1.55進数

従来手法

DAC出力整定の定義



不完全整定時間比較



※パーセント表示はバイナリとの比較

フィボナッチ冗長設計



➤ フィボナッチ数列を利用することで重要な性質 ● 高信頼性の実現 広い入力範囲を補正することができる

● 最速の変換

固定クロックにおいては最速の変換が可能である

● 基数の基準

黄金比φ(=1.618)は基数の基準になる

フィボナッチ数列利用SAR ADC 補正効果と変換速度に優れる設計が可能

アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要

▶ シミュレーション結果

- ・ 黄金比分割DACの応用・展開
- まとめ

従来の回路構造



提案回路構造


DA変換器の新提案回路

新しい発見!



R終端回路の動作







右からm点目に電流源を 入れたときの出力電圧Voutは $V_{out}(m) = \left(\frac{F_2(N-m)+1}{F_{2N}}\right) IR$

左図のように5点ノードの回路を 考えると…

奇数項の出力

R//R終端型の提案



R-R抵抗ラダー回路

フィボナッチ数の奇数項を出力







フィボナッチ重み付けR-RラダーDAC



提案回路



アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討



- ▶ シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

提案回路



重み付けの確認



4bitの出力電圧



提案回路2





SW

 \sim SW₁

 SW_2

Vout

 V_{ref}



SW

 SW_3

SW

 $\sim SW_{4}$

SW

 SW_{5}





◆最大・最小容量の比が小
◆容量なので低消費電力
◆浮遊ノードでの寄生容量
により高精度化は難







提案回路3(動作)







簡単な構成で 性能をUP!!

アウトライン

51/62

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要

まとめ

▶ シミュレーション結果

・ 黄金比分割DACの応用・展開

黄金比分割DACの応用

2進重みDAC



低減にはチップ面積を大きく する必要性あり



フィボナッチの性質

ある値を複数の組み合わせで表現可能





フィボナッチDAC内の電流源の 電流ミスマッチの影響を低減

黄金比分割DACの応用







積分非直線性(INL)の向上





積分非直線性(INL)



アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要

▶ シミュレーション結果

- ・ 黄金比分割DACの応用・展開
- まとめ

黄金比分割DACのまとめ

◆フィボナッチ冗長設計対応

- ▶ 冗長設計による補正力がUP
- ▶ 整定時間の短縮

◆DACでフィボナッチ重み付け可能 ➤ SAR ロジック回路の簡略・小規模化 ➤ ロジックでの低消費電力化

◆ フィボナッチ数列の性質利用 → DAC内の電流ミスマッチの影響の低減



整数論の回路応用

「世界は数理でできている。」 アイザック・ニュートン



Isaac Newton (英:1642-1727)

AD変換器 + 整数論 - 新たな DA変換器 + (数理) - 新たな 可能性

整数論は様々な分野に適用することで 無限大の可能性が秘められている

「回路は数理で設計できる」 T. Arafune

十级

冗長SAR ADCの実現





付加回路は小面積なディジタル回路

研究室で作成したチップ写真 (0.18um CMOS 2.5mm x 2.5mm)

比較判定部(C-array and Comparator)



結合部の検討



V1

V2

単電流型回路の構成



シミュレーション条件



重み付けの確認(単電流)



容量アレイ型



フィボナッチ数列を用いたSAR ADC



フィボナッチ数列を用いたSAR ADC



フィボナッチ設計手法の整定時間

フィボナッチDACの整定時間を考え<u>る</u>フィボナッチ手法(1.618進)


変換時間シミュレーション



フィボナッチ数列の一般整定時間



フィボナッチ設計手法の整定時間



フィボナッチ数列SAR ADC性質 ①許容値q(k)は必ずフィボナッチ数 $q(k) = F_{M-k-1}, q(k-1) = F_{M-k}$ ②許容できる範囲が必ず接する xは必ずq(k), q(k-1)でのみ決定

整定時間Tは

$$T = \tau \ln(2\varphi + 1)$$

= 1.444 τ

フィボナッチ数列では 可変クロックを用いたとしても (LSB側を除いて)常に一定!

※1. リュカ数も同様に一定時間実現 ※2. 一般手法ではp(k)とq(k)に 関連性がないためできない

DAC出力整定の一般化



8bitフィボナッチ数シミュレーション結果

77/62



※ただし証明ができていないため現時点での最速

不完全整定時間比較



Radix手法から

約1~3_て、最大で<mark>4_て以上</mark>短縮

最大で非冗長の1/5の時間で整定

全分解能固定クロックで フィボナッチ手法は最も高 速!

黄金比分割の原理



79/62

質疑応答

- 複数の電流源を用いた意味は?1つならバラツキもないのでは?
- 2進コードをどのようにフィボナッチ数コードに変換するのか?
- INLにおいて抵抗ラダーのバラツキは考えたのか?
- INLのばらつきが最も小さくなる組み合わせは決まっているの?製造する とき1つ1つのチップで異なるの?
- 電流源のバラツキを抑えるのは全くの新しいアイデアなのか?
- 1.62進数と言っていたが1と1,1と2の間は1.62進数ではないのでは?