


群馬大学 発表者:轟俊一郎、青木均 研究代表者:小林春夫


研究背景

- 半導体プロセスの微細化
→ アナログ回路設計が困難に
- ノイズはばらつきを持つ
→ ノイズの範囲を特定する必要がある
- MOSFETにおいて熱ノイズ及び1/fノイズが支配的である
→ VCO(Voltage Controlled Oscillator)回路において1/fノイズは1/f³で効果的
⇒ 1/fノイズの特定が重要

研究フロー



ばらつきを考慮した1/fノイズシミュレーション



- デバイスプロセスのばらつきによる素子のばらつきが起こる
⇒ ガウシアン分布により表現
- Dはガウシアン乱数
⇒ 0から1の間で変動
α_Hで1/fノイズばらつきを表現
α_H = (2 · α_{Hnominal} · (D - 0.5) + KFN) · e^{-(V_{gs}-V_{TH})}

MOSFETにおける1/fノイズモデルの導出

Hooge's モデル (移動度変動を元にしたモデル)

$$S_{I_D}(f) = \frac{\alpha_H \cdot \mu_{eff} \cdot 2kT \cdot I_D}{f \cdot L_{eff}^2}$$

SPICE2 モデル

$$S_{I_D}(f) = \frac{KF \cdot I_D^{AF}}{C_{OX} L_{eff}^2 f^{EF}}$$

理想的な1/fノイズと仮定
AF = EF = 1
として解く


$$\alpha_H \cdot \mu_{eff} \cdot 2kT = \frac{KF}{C_{OX}}$$

$$KF = C_{OX} \cdot \alpha_H \cdot \mu_{eff} \cdot 2kT$$

強反転領域及び飽和領域においてHooge'sモデルとSPICE2モデルを考慮する事に成功


$$KF = C_{OX} \cdot \mu_{eff} \cdot 2kT \cdot (2 \cdot \alpha_{Hnominal} \cdot (D - 0.5) + KFN) \cdot e^{-(V_{gs} - V_{TH})}$$

VCO 回路




バイアス電流源を用いたVCO回路を分析

シミュレーション結果




ゲート電圧による1/fノイズばらつきを計算



ドレイン端での1/fノイズ電圧密度特性

位相ノイズシミュレーション結果



kf=2.20 × 10⁻²⁹

kf=8.15 × 10⁻²⁸

$$S_{I_D} = \frac{C_{OX} \cdot \mu_{eff} \cdot 2 \cdot k \cdot T \cdot \alpha_{Hnominal} \cdot D \cdot e^{-(V_{gs} - V_{th})} \cdot I_{ds}^{AF}}{C_{OX} L_{eff}^2 f^{EF}}$$

V_{th} ↑ → I_{ds} ↓ → S_{id} ↓
α_{Hnominal} ↑ → S_{id} ↑
打ち消しあう!
そのため今後入力換算ノイズに変換して比較を行うことを考えている

まとめ

- V_{gs}による1/fノイズのばらつきのシミュレーションを可能にした
→ 今回開発した1/fノイズモデルは移動度変動及びプロセスばらつきを考慮
- 1/fノイズの劣化についてモデル化ができ、シミュレーションにより確認
- VCO回路における位相雑音のシミュレーションを実行
→ 位相ノイズの劣化後と劣化前の定量的な比較を行った