# ΔΣDA 変調器のデジタルディザ信号による性能改善の検討

小島 潤也\* 新井 薫子 小林 春夫 (群馬大学)

Study on Delta Sigma DA Modulator Performance Improvement Using Digital Dither Jun-ya Kojima\*, Yukiko Arai, Haruo Kobayashi (Gunma University)

 $\Delta\Sigma$ DA modulator suffers from a limit cycle problem when its input amplitude is very small, and here we propose a digital dither method to solve this problem. It uses an XOR gate at the modulator output; one of its input is the comparator output (digital integrator MSB) and the other output is the digital dither generated by another  $\Delta\Sigma$  DA modulator. Our simulation results have verified the effectiveness of the proposed method.

**キーワード**: ΔΣ 変調, DA 変換, リミットサイクル, ディザ信号 (Delta Sigma Modulation, DA Converter, Limit Cycle, Dither Signal)

#### 1. **研究背景**

ΔΣDA 変換器は大部分がデジタル回路で構成され、直流信 号や低周波信号を高分解能・高線形に生成できるので、電子 計測器・LSI 試験装置等に多用される(図 1). しかしながら ΔΣDA 変調器では低振幅信号生成の際、出力アナログ信号の 周波数成分に周期的に高調波成分が発生するリミットサイク ルの問題がある.

本研究ではこのリミットサイクルを発生させないために、 デジタルディザ信号を用いることを提案する. ΔΣDA 変調器 の出力とデジタルディザ信号の排他的論理和(XOR)をとる構 成を提案する.提案手法は次の特長がある.

- 変調器部出力に直接デジタルディザを加えると後段 DAC がマルチビットのものが要求されるが、本提案手 法では後段 DAC は1ビットでよい.
- デジタルディザは積分器出力に加えるので、その信号帯 域への影響はノイズシェープされる.
- 3) デジタルディザ入力も、もう1つの ΔΣDA 変調器で生成しディザ信号の値を調整する. デジタル回路で実現するので複雑な計算も容易に行える.

提案構成を用いて2<sup>10</sup>、2<sup>14</sup>、2<sup>16</sup>、2<sup>18</sup>の場合でシミュレーションを行い、低振幅信号の変換でリミットサイクルが生じないことを確認した.

# ・ 2. ΔΣDA 変調器 (デジタル変調器) <2.1>ΔΣDA 変調器の構成

ΔΣDA 変調器は積分器とコンパレータのフィードバック構成であり、全てデジタル回路で実現される.オーバーサンプリングした入力信号を積分器で累積し、コンパレータで比較する.コンパレータの出力 0、1 は ΔΣ 変調の出力値となると同時に、入力にフィードバックし累積値にV<sub>ref</sub>が加減される

(実際はデジタル積分器の MSB が減算され、コンパレータは 不要である). 出力信号を高速フーリエ変換(FFT)すると、量 子化ノイズが低周波数帯域で減少し高周波数帯域で増加する ノイズシェープされることが確認できる. 図 2 は正弦波(振 幅:1、正規化された周波数:1)を入力したときの ΔΣ 変調器 の出力であり、正規化周波数1のところで信号電力が確認で きる. 入力信号付近でノイズが減少し、1bit DAC 出力に対し てアナログ LPF を用いれば高 SNR 信号 Vout が得られる. デジタル入力



ΔΣデジタル変調器

図 1 ΔΣDA 変換器の構成 Fig.1.Block diagram of a ΔΣDA converter



図 2 ΔΣ 変調器の出力パワースペクトル (振幅:1V、正規化周波数:1の正弦波を入力) Fig.2. Power spectrum of the  $\Delta\Sigma$  modulator output (Input sine wave amplitude : 1, normalized frequency : 1)

# <2.2>ΔΣ 変調器アルゴリズム

```
    1) Vin(n)を図1のΔΣデジタル変調器に入力し積分器で累積.
accd(n) = accd(n-1) + Vin(n)
    2)累積値 accd(n)をコンパレータで比較
    0以上であれば Vout(n)=1を出力、
フィードバックして accd(n+1)から1を引く.
    0未満であれば Vout(n)=0を出力、
フィードバックして accd(n+1)に1を足す.
```

If  $accd(n) \ge 0$ 

Vout(n) = 1

$$\operatorname{accd}(n+1) = \operatorname{accd}(n) - 1$$

Else

Vout(n) = 0

$$accd(n+1) = accd(n) + 1$$

以上のことが繰り返され、 $\Delta \Sigma$  デジタル変調器は0または1を 出力する.

#### <2.3>リミットサイクル

低振幅信号を  $\Delta\Sigma$ DA 変調器に入力をすると、変調器内の量 子化(非線形)動作のため、入力成分にない周期的な高調波 成分(リミットサイクルと呼ばれる)が生じる. 図1の  $\Delta\Sigma$  変 調器では DC 入力 0.1 で  $\Delta\Sigma$  変調シミュレーションし出力を FFT すると、リミットサイクルが確認できる(図 3). 同様に、 2次の  $\Delta\Sigma$  変調器(図 4)でもリミットサイクルが確認できる(図







図 4 2 次の ΔΣ 変調器の構成 Fig.4.Block diagram of secondary ΔΣ modulation





Fig.5. Limit cycle generation of secondary  $\Delta\Sigma$  modulation (in case DC input of 0.1)

## <2.4>デジタルディザ信号を使った ΔΣ 変調

0、1 が前後の相関なくランダムに発生させた信号をディザ 信号として用いる. ディザ信号は  $\Delta\Sigma$ DA 変調器で入力が小さ いときに生じるリミットサイクルを除去する際に用いる. 従 来方法として  $\Delta\Sigma$  変調の前後にディザ信号を入力する方法が ある.  $\Delta\Sigma$  変調の前にディザ信号を入力すると、 $\Delta\Sigma$  変調で発 生する量子化誤差にディザ信号が加算されることとなり、ノ イズが増加してしまう.  $\Delta\Sigma$  変調器の後にディザ信号を入力す ると、出力値のビット数が増え、後段ではマルチビット DAC が必要となってしまう. しかし、排他的論理和を用いた提案 方法は、出力値を反転させるだけなので多ビットになること はなく、1 ビットで信号処理できる.

なお、ΔΣAD 変調器ではアナログ変調器内部で熱雑音が発 生しそれが実質的なディザ信号となるのでリミットサイクル は生じないことが多い.また、デジタル信号処理で量子化誤 差の影響を低減のために、ディザ信号を使用することがある.

#### <2.5>排他的論理和を用いた提案変調器構成

本研究では図1のコンパレータの出力にデジタルディザ号 を加え、ディザ信号と  $\Delta\Sigma$ DA 変換をした信号の排他的論理和 をとる構成を提案する(図 6). デジタル入力信号を  $\Delta\Sigma$  変調す ると同時に、ディザ信号も  $\Delta\Sigma$  変調器により生成する. 排他 的論理和はディザ信号が 1 を出力するとコンパレータ出力 D<sub>out</sub>が反転する.

ディザ生成変調器の入力信号の振幅や中心値を変えるこ とでディザ信号の1の出力が出現頻度を調整する.振幅や中 心値が小さいときは1の出現が少なくなるので、排他的論理 和によるコンパレータ出力値の反転は少ない.ディザ変調器 入力信号を大きくするにつれて1の出現が多くなり、コンパ レータ出力値の反転回数が多くなる.すなわちディザ変調器 入力信号の調整によりディザ信号の1の出現頻度が変えら れ、DA変換入力の反転する回数が制御できる.ディザ信号は デジタル信号により生成するので、容易に実現・制御できる.





#### <2.6>SFDR による評価

DA 変換の性能評価の 1 つに Spurious Free Dynamic Range(SFDR)がある.これは信号電力と最大高調波電力の 比である(図 7).ここでは SFDR を用いてシミュレーション 結果を評価する.SFDR が向上すれば、リミットサイクルが 低減していることを意味する.



図7 SFDRの定義 Fig.7. Definition of SFDR

# ・ 3. シミュレーションによる検証 <3.1>リミットサイクルの低減(2<sup>10</sup>)

図6の提案回路でシミュレーションを行い、ディザ信号 の効果を検証した.ディザ入力信号には正規化周波数1の正 弦波を入力し、リミットサイクルが低減するように正弦波の 振幅、中心値を制御した.さらに、ディザ信号を加えたとき でも、ディザ信号のない場合と変調器出力(1の数)が同じで なければいけない.同じ出力(1の数)が得られるように振 幅、中心値を制御した.つまり、このシミュレーション結果 で線形性を確認した(図8).図8はディザ信号なしとディザ 信号ありの場合の1の数を表しており、どちらも同じ数で あるためグラフが重なっている.デジタル入力信号には DC(Full scale:-1~+1)を入力した.

DC 入力が 0.1、-0.3 の場合のシミュレーション結果を図 9、10 に示す. 図 9、10(a)の従来回路ではリミットサイク ルが発生し、図 9、10(b)の提案回路ではリミットサイクル が低減している. 図 9 の SFDR を比較すると、(a)ディザ入 力信号なしでは 5.4dB に対し、(b)ディザ入力信号ありでは 22.9dB と向上している. 同様に図 10 では、(a)ディザ入力 信号なし 2.2dB、(b)ディザ入力信号あり 16.3dB と SFDR が向上している.

同様に DC 入力の値を変え、リミットサイクルが低減する ようにディザ信号の正弦波の振幅と中心値を変化させたとき の値を図 11 に示す. DC 入力=0 を中心に左右対称である. 図 12 はディザ信号を加えた場合と加えてない場合の SFDR を比較したものである. すべての DC 入力に対して SFDR が向上しているのが確認できる.



図8変調器出力の1の数(2<sup>10</sup>個のデータの場合) (1の数は同じため2つのグラフの差はゼロとなる)





図 9 DC 入力 0.1 の際の ΔΣ 変調器出力パワースペクトル (a) ディザ なし

(b) ディザ入力信号 振幅: 0.094、中心値: -0.520Fig.9. Power spectrum of  $\Delta\Sigma$  modulator output in case that DC input is 0.1. (a) Without dither. (b) With dither input signal of amplitude: 0.094, center value: -0.520.





図 10 DC 入力-0.35 の際の ΔΣ 変調器出力パワースペクトル (a) ディザ なし

(b) ディザ入力信号 振幅 0.120、中心値 -0.552Fig.10. Power spectrum of  $\Delta\Sigma$  modulator output in case that DC input is -0.35. (a) Without dither. (b) With dither input signal of amplitude : 0.120, center value : -0.552.



図 11 リミットサイクルを低減するディザ信号生成変調器への正弦波入力 (a) 振幅 (b) 中心値





図 12 SFDR 比較のシミュレーション結果 Fig.12. SFDR comparison simulation results

## <3.2>リミットサイクルの低減回路の実現検討 (2<sup>14</sup>、2<sup>16</sup>、2<sup>18</sup>)

<3.1>はアルゴリズム上での検証結果であるが、これを FPGA等の回路実現することを考える.デジタル的な正弦波 の発生回路は複雑になり、また DC 入力に対してその度に正 弦波の振幅、中心値の変更回路は複雑になる.そこでデジタ ルディザ変調器に入力に三角波を使用することを検討する.

図 11 のグラフから近似式を求め図 13 を得る. これを用い て、ある DC 入力に対して正弦波の振幅、中心値を決定す る. つまり、DC 入力のみを変化させる(図 14). この方式で 2<sup>14</sup>、2<sup>16</sup>、2<sup>18</sup>のデータ数の場合をシミュレーションした. そ の結果(SFDR の比較と線形性の確認)を図 15、16、17 に示 す.図 15、16、17 (a)ではすべての DC 入力に対して SFDR の向上が確認できる.図 15、16、17 (b)では従来回路のディ ザ入力信号なしと、提案回路のディザ入力信号ありでの ΔΣ 変調器の出力(1 の数)の差を表している.1 の数の差は±1 の 範囲に収まり、線形性が保たれている.

図 15、16、17 (a)で向上した SFDR の差の最大値を図 18 に示す. SFDR は最大で 20dB 程増加している.



(a) 近似式:





(b) 近似式:

(中心値) = -0.5593DC<sup>2</sup> + 0.0008DC - 0.4708 図 13 (a)振幅、(b)中心値の近似

Fig.13. Approximation of (a) amplitude (b) center value



Fig.14.Dither generation with triangular wave input











Fig.17.simulation results for  $2^{18}$  data.

(b) SFDR comparison (b)Linearity





Fig.18.SFDR improvement for each number of bits

## <3.3>実現ハードウェア回路の設計

図 19 に図 14 のデジタル回路設計を示す.その RTL シミュ レーションを行った.入力範囲は-1.024~1.024、2 進 11bit でその内 1bit は「+」「-」の符号、10bit は 0.000~1.024 を 表す.回路の中では整数を扱うように入力を 1000 倍して計 算を行った. MSB は 1024 とし、LSB は 0.001 を表す.

シミュレーション結果を図 20 に示す. 図 20(a)ではすべて の DC 入力に対して SFDR の向上が確認できる. 図 20 (b)で は従来回路のディザ入力信号なしと、提案回路のディザ入力 信号ありでの  $\Delta\Sigma$  変調器の出力(1 の数)の差を表している. 1 の数の差は±1の範囲に収まり、線形性が保たれている.





Fig.19.Digital circuit design of the proposed modulator.







Fig.20. RTL simulation results of the circuit in Fig.19. (a)SFDR comparison (b) Linearity

#### ・ 4. まとめ

本論文ではΔΣDA変調器で低振幅信号生成の際に発生する リミットサイクルを低減する構成を提案した.

- デジタルディザ信号とΔΣDA変調した信号の排他的論理 和を1ビット出力とする.
- ディザ信号もディザ入力信号を ΔΣ デジタル変調し、出力の1の出現頻度を調整することで、ΔΣDA 変調出力の 反転回数を制御する.
- シミュレーションを行い、デジタルディザ信号により提 案構成はリミットサイクルを低減させ、SFDR が向上し ていることを確認した.
- 線形性が保たれていることも確認した.(積分器出力にディザを入力しているので、信号帯域ではノイズシェープされている)
- 提案手法を実現する変調器をデジタル回路設計し RTL シミュレーションで動作を確認した.
- 今後はこの設計したデジタル変調器を FPGA で実装し リミットサイクル低減効果を測定・検証していく.



- R.Schreier, G.C Temes, Understanding Delta-Sigma Data Converters, Wiley-IEEE press, 2009.
- (2)新井薫子,小林春夫: ΔΣ変調器のデジタルディザ信号による性能改善の検討",第5回 電気学会 東京支部 栃木・群馬支所 合同研究発表会, ETT-15-8, ETG-15-8 (2015 年 3 月)