

$\Delta\Sigma$ DA変調器のデジタルディザ信号による 性能改善の検討

群馬大学

工学部 電気電子工学科 学部4年

小林研究室

小島潤也 新井薫子 小林春夫




- 研究背景・目的
- 提案回路の構成
- シミュレーション構成・結果
- デジタル回路の実現検討 I
- デジタル回路の実現検討 II
- まとめと今後の課題

- **研究背景・目的**
- 提案回路の構成
- シミュレーション構成・結果
- デジタル回路の実現検討 I
- デジタル回路の実現検討 II
- まとめと今後の課題



集積回路の信号処理




デジタル回路に恩恵

- アナログ・デジタル変換器 (ADC)
- デジタル・アナログ変換器 (DAC)


高性能を要求

アナログ: 連続的な信号

- 自然界の信号(音、光)
- アナログ時計 など



デジタル



デジタル: 離散的な数値の信号

- 2進数
- デジタル時計 など




アナログ



研究目的

直流信号、低周波信号に対して




簡単な回路構成


高分解能、高線形で出力できる
デジタル・アナログ変換器(DAC)を開発

$\Delta\Sigma$ DA変換器に注目

$\Delta\Sigma$ 変換器の構成



$\Delta\Sigma$ 変換器の構成




$\Delta\Sigma$ 変換器

- DC入力 = -1~+1
- データ数: $N=2^{16}$ (16bit) では

0,0,1, ,0,1, . . .

2^{16} 個




16bit

高分解能

具体的に...

1つの刻みで

$$\frac{1}{2^{16}} \approx 15 \mu$$



16bitとは？

◆ 日本地図で考えると




< 16bit >

$$2^{16} = 65536$$


1つの刻みで

$$\frac{100\text{km}}{2^{16}} \approx 1.5\text{ m}$$

→ 細かく分割できる



$\Delta\Sigma$ DA変換器の特徴



メリット

- 大部分はデジタル回路


わずかなアナログ回路

- 高線形性
- 高分解能


高精度
外部からのノイズに(強)

デメリット

- 微小信号では変調器出力に
入力信号成分にない周期信号成分が出力
(リミットサイクル)



$\Delta\Sigma$ DA変換器の特徴




目的・リミットサイクルを低減させ高性能に
 ・LPFの性能要求を緩和

量子化器による非線形性が原因



デメリット

- 微小信号では変調器出力に
入力信号成分にない周期信号成分が出力
 (リミットサイクル)

リミットサイクル




提案手法のイメージ




リミットサイクル

<イメージ図>



階段状


提案手法のイメージ




対策

デジタルディザ信号を使用
リミットサイクル低減



<イメージ図>



リミットサイクル



階段状



なめらかに！

<dither(ディザ)の起源>


✓ 第二次世界大戦の頃

爆撃機には計算機が使用 ➡ 地上より飛行機上の方がうまく動作

原因: 振動の刺激が誤差を減少

didderen (震える) → dither(ディザ)

※人間でも...



多少の「ノイズ」が良い環境




勉強中


アウトライン

- 研究背景・目的
- **提案回路の構成**
- シミュレーション構成・結果
- デジタル回路の実現検討 I
- デジタル回路の実現検討 II
- まとめと今後の課題

提案回路の構成




提案回路の構成



② ディザを加えてもフィードバックにより出力の信号成分に影響なし

①排他的論理和(XOR)

A=0 のとき




Bの値がそのまま出力



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


A=1 のとき




ノイズを加えたことに対応

① 排他的論理和(XOR)


提案回路



(ex)



②フィードバック




・フィードバックなし

伝達関数: $V_{out} = HV_{in} + E$



ノイズの影響あり

②フィードバック



・フィードバックなし

伝達関数: $V_{out} = HV_{in} + E$

☹️ ノイズの影響あり


・フィードバックあり

LPFを用いると
低周波数では $|H(f)|_{f \sim 0} \rightarrow \text{大}$ から

$$V_{out} = \frac{H}{1+H} V_{in} + \frac{E}{1+H} \approx V_{in}$$

😊 フィードバックによりノイズの影響なし

提案回路



回路の特徴

- ① XORは1bitで出力
- ② ディザを加えてもフィードバックの恩恵で出力の信号成分に影響なし

ディザ信号は $\Delta\Sigma$ 変調器で発生
 → 容易に制御・生成可能

1の数を分散

リミットサイクル低減

今までにない新しい方法


アウトライン

- 研究背景・目的
- 提案回路の構成
- **シミュレーション構成・結果**
- デジタル回路の実現検討 I
- デジタル回路の実現検討 II
- まとめと今後の課題

シミュレーション構成

◆ データ数: $N=2^{10}$

正弦波




出力される「1」の数を等しく
リミットサイクルが低減

➡ 振幅・中心値を変化させ「1」の数を制御

ディザ入力信号

デジタル入力信号


DC: -1 ~ 1



$N=2^{10}$

シミュレーション構成

・ ディザ信号なし



時間領域


1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0

周期的

✓ 「0」と「1」の順番が異なる

✓ 全体の「1」の数は同じ


・ ディザ信号あり



1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0

非周期的


周波数領域



信号電力は同じ

線形性あり

ノイズ成分



$N=2^{10}$


シミュレーション結果

正弦波


中心値: -0.520

振幅: 0.094


DC = 0.1



従来





提案



SFDR (Spurious Free Dynamic Range)

- 評価法: $SFDR = \frac{\text{信号電力}}{\text{最大高調波電力}}$





$SFDR = 5.4 \text{ dB} < 22.9 \text{ dB}$



$$N=2^{10}$$


ディザ信号

◆ 最大高調波電力が小さくなる正弦波の振幅・中心値



SFDR [dB]

😊 SFDRが10dB以上改善



ディザ信号あり —●—
ディザ信号なし - -■ - -

DC入力

アウトライン

- 研究背景・目的
- 提案回路の構成
- シミュレーション構成・結果
- **デジタル回路の実現検討 I**
- デジタル回路の実現検討 II
- まとめと今後の課題

デジタル回路への道

デジタル回路実現のために

- ◆ 正弦波の発生
- ◆ DC入力に対して
振幅、中心値を毎回変更



デジタル回路への道

デジタル回路実現のために

<変更点>

◆ 正弦波の発生





◆ ディザ入力信号で **三角波** を使用

◆ DC入力に対して
振幅、中心値を**毎回変更**



◆ **近似** を使用(P28)
あるDCに対して振幅、中心値を
自動的に決定

難しい
どうしよう...



デジタル回路実現のために

<変更点>

◆ 正弦波の発生



◆ ディザ入力信号で三角波を使用

◆ DC入力に対して
振幅、中心値を毎回変更





◆ 近似を使用(P28)
あるDCに対して振幅、中心値を
自動的に決定


(ex) DC=0.1 のとき

近似を用いて決定



振幅 = 0.111
中心値 = -0.476



デジタルでの提案回路




近似



データ数 : $N=2^{14}$ 、 2^{16} 、 2^{18}
の場合をシミュレーション

2¹⁴のシミュレーション結果


SFDR [dB]



ディザ信号あり —●—
ディザ信号なし - -■ - -

😊 SFDRが10dB以上改善

従来と提案の「1」の数の差




「1」の数の差は
±1の範囲に収まった

➡ 😊 線形性あり

2¹⁶のシミュレーション結果


SFDR [dB]



ディザ信号あり —●—
ディザ信号なし - -■ - -

😊 SFDRが10dB以上改善

従来と提案の「1」の数の差




「1」の数の差は
±1の範囲に収まった

➡ 😊 線形性あり

2¹⁸のシミュレーション結果


SFDR [dB]



ディザ信号あり —●—
ディザ信号なし - -■ - -

😊 SFDRが10dB以上改善

従来と提案の「1」の数の差



「1」の数の差は
±1の範囲に収まった

➡ 😊 線形性あり


アウトライン

- 研究背景・目的
- 提案回路の構成
- シミュレーション構成・結果
- デジタル回路の実現検討 I
- **デジタル回路の実現検討 II**
- まとめと今後の課題


デジタル回路設計

✓ 近似を用いて、すべて整数にして計算

2進11bit



SFDR [dB]




ディザ信号あり —●—
ディザ信号なし - -■ - -

DC入力

😊 SFDRが10dB以上改善

従来と提案の「1」の数の差



DC入力

「1」の数の差は
±1の範囲に収まった

➡ 😊 線形性あり

アウトライン

- 研究背景・目的
- 提案回路の構成
- シミュレーション構成・結果
- デジタル回路の実現検討 I
- デジタル回路の実現検討 II
- **まとめと今後の課題**

まとめと今後の課題

<まとめ>

$\Delta\Sigma$ 変調器では


従来: 直流・低周波信号でリミットサイクルが発生



提案: ディザ信号と排他的論理和を用いた構成

- リミットサイクル低減
- SFDR向上
- 線形性あり

<今後の課題>

FPGAで実装  リミットサイクル低減を測定、検証

おわり




Kobayashi
Laboratory




$\Delta\Sigma$ DA変換器

- 電子計測器、LSI試験装置などに使用



$\Delta\Sigma$ 変調器の計算





フィードバック

※MSBの値を返す


$$N=2^{10}$$

2次の $\Delta\Sigma$ 変調器



ディザ信号

- $\Delta\Sigma$ AD変調器ではアナログ変調器内部で熱雑音が発生




ディザ信号となるのでリミットサイクルが生じることは少ない


- デジタル信号処理で量子化誤差の影響を軽減するために、ディザ信号を使用することがある。

XORを用いると


- $\Delta\Sigma$ 変調前にディザを入力

 量子化誤差にディザが加算されノイズが増加

- $\Delta\Sigma$ 変調後にディザを入力

 出力が多ビットになる

- XORを用いると

 出力は1bit

Q & A

Q:なぜディザ入力信号に1Hzの正弦波を入力したが、なぜ1Hzにしたのか？

A:周波数よりも振幅、中心値を変化させることに重点を置いた。あまり周波数の方は考えていない。強いて言うとなんが一番単純で簡単だから。

Q:どのようにして最適な振幅、中心値を決めたのか？

A:SFDRが最大になるような振幅、中心値を求めた。

Q:どのあたりが新しい方法なのか？

A:排他的論理和を使ってデジタルディザ信号を発生させるところ。

Q & A

Q: $\Delta\Sigma$ DA変調器は何に使われているか？

A: 電子計測器、LSI試験装置などに使われる。
細かな刻み、かつ精度が要求される。

Q: 既存のDitherを使った回路はあるのか？

A: $\Delta\Sigma$ DA変調の前後にDitherを入力することがあるが、ノイズが増加したり、後段に多ビットのDACが必要となる。XORを使った構成は新しい構成である。

Q & A

Q: アナログ回路の利点はあるの？

A: アナログ回路の利点→高速処理が可能

欠点→低精度

デジタル回路の利点→高精度、外部からのノイズに強い

回路設計が比較的容易

欠点→回路規模が大きくなりやすい

消費電力が比較的大きい

しかし、半導体微細化により軽減され

つつある

Q & A

Q: SFDRとは何の略？


A: Spurious Free Dynamic Range の略

(スプリアスフリー・ダイナミックレンジ)

偽


スプリアスの影響を受けないダイナミックレンジのこと


SFDR



予備











まだLPFに通す前

リミットサイクルを低減させることによって
LPFの設計を易くしている。



正弦波




$N=2^{10}$


シミュレーション結果

正弦波：振幅 0.120
中心値 -0.552


DC = -0.35 V



従来




提案




- 評価法 : SFDR = $\frac{\text{信号電力}}{\text{最大高調波電力}}$

$$\text{SFDR} = 2.16 \text{ dB} < 16.33 \text{ dB}$$

従来




提案



SFDRの差



ディザあり - ディザなし [dB]



DC入力

ハードウェアでの実現

◆ ディザ信号 正弦波の振幅と中心値



近似曲線

$$y = -0.0628x^4 + 0.0008x^3 - 0.0037x^2 - 0.0003x + 0.1118$$

$$y = -0.5593x^2 - 0.0005x - 0.4708$$

Q:SFDRで評価しているが、後段にLPFがあるのでリミットサイクルは低周波側のみを評価するべきではないか。なぜ、高周波側で評価しているのか。

A:後段のLPFの設計を緩和するために、高周波側も考える。

追加の意見→

- ・最初にどのようなLPFを仮定した上で話をした方が、聞き手は聞きやすい。LPFを急峻にすれば良いと考えてしまう。(東京都市大学 傘 先生)
- ・アナログをLPFで急峻に落とすことは確かに難しい。(東京理科大学 松浦 先生)

Q:リミットサイクルの信号電力が0dBでないのはなぜか。

A:シミュレーション結果の値をそのままFFTしたため、0dBでない。

追加の意見→

一般的には0dBとするが、まあどちらでも良い。(東京理科大学 松浦 先生)

Q:量子化器で出力された「0」または「1」をXORで反転させるのは、とても大きなディザ(ノイズ)を入れていると思うのだが大丈夫なのか。小さいディザの方が小さい誤差となるのではないのか。また、 $\Delta\Sigma$ の前に微量のノイズを加える方法も良いのではないか。

A:大丈夫である。

また、 $\Delta\Sigma$ の前に微量のノイズを加える方法は検証していないので、機会があれば行いたい。