黄金比重み付けDACの検討







アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ≻ 回路概要
 - ▶ シミュレーション結果
- まとめ

アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - > 回路概要
 - > シミュレーション結果
- まとめ

研究背景·目的

自動車のエレクトロニクス化が著しく 車載用エレクトロニクス技術に大きな関心



車載用マイコンと組み合わせるADCへの要求が厳しい

📫 逐次比較近似AD変換器



SAR ADCとは





















アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要
 - > シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

冗長性と誤差補正



※q(k):k step目の補正可能範囲

通常動作



コンパレータの誤動作



冗長設計による信頼性向上



整定時間



冗長探索SAR ADCの速度

前半の比較条件を緩和し、速度の上昇後半の比較条件を強化し、誤判定を補正

二進探索(完全整定)		5bit逐次比較方式ADC		
Step1	Step2	Step3	Step4	step5

AD変換時間



各stepが短縮され、結果速度が上昇する

冗長設計による補正力と速度

SAR ADCの補正力





比較電圧重みp(k)の決定(従来手法)

N bit 全M step 中 k step 目の比較重みp(k)を決定 (ただし $p(1) = 2^{N-1}$)

従来手法

①<u>基数radixから決定する</u> ⇒ *p*(*k*) = *r^{M-k}* (ただし1 < r < 2)

- ▶ 適切な基数の決定が難しい
- ▶ p(k)は必ず小数になる(単位項による実現困難)

②条件を定めて総当たり法

- ▶ 全パターン検討に膨大な時間がかかる
- ▶ 最適なパターン検出が難しい
- ▶ 条件の小さな変化に対応しづらい

③最も適当な重みを補正力q(k)で決定する

- ▶ 適切な効果を得づらい
- ▶ 決定が難しく設計時間を増加させる

アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - > 回路概要
 - ▶ シミュレーション結果
- まとめ

フィボナッチ数列とは?

フィボナッチ数列

$$F_0 = 0$$

 $F_1 = 1$
 $F_{n+2} = F_n + F_{n+1}$



Leonardo Fibonacci (伊:1170~1250年頃)

初項から計算していくと...

0, 1, 1, 2, 3, 5, 8, 13, 21, 34, 55, 89, 144, 233...

隣り合う2項の比率を考えると...

$$\lim_{n \to \infty} \frac{F_n}{F_{n-1}} = 1.618033988749895 = \varphi$$

収束比率
$$\varphi$$

黄金比 (約1.6進数)



フィボナッチ冗長設計と補正







冗長設計



フィボナッチ冗長設計



従来手法との比較(5bit ADC)

従来手法

提案手法

1.62進数

1.70進数



フィボナッチ数列冗長手法

冗長基数の境界条件 効率の良い基準重み

従来手法

1.55進数

不完全整定時間比較



※パーセント表示はバイナリとの比較

フィボナッチ冗長設計



アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要

▶ シミュレーション結果

- ・ 黄金比分割DACの応用・展開
- まとめ



提案回路構造



DA変換器の新提案回路

新しい発見!





R終端回路構成





R終端回路の動作



$$V(m) = \left(\frac{F_{2(n-m)+1}}{F_{2n}}\right) IR$$

奇数項(F₁, F₃, F₅, ...)の出力

R||R終端回路構成



R||R終端回路の動作



▶ 偶数項(F₂, F₄, F₆)も出力可

フィボナッチ数列重み電圧の表現

V(m) =
$$\left(\frac{F_{2(n-m)+1}}{F_{2n}}\right)$$
 IR
= 1, 2, 5, 13, ...
■ 1, 2, 5, 13, ...
■ 1, 2, 5, 13, ...
■ 1, 2, 5, 13, ...
■ 1, 1, 2, 3, 5
, 8,13,21, ...

$$V(m) = \left(\frac{F_{2(n-m+1)}}{F_{2(n+1)}}\right) IR$$

R

= 1, 3, 8, 21, ...

40/65 フィボナッチ重み付けR-RラダーDAC





≻消費電力が大きい



- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討



- ▶ シミュレーション結果
- ・ 黄金比分割DACの応用・展開
- まとめ

検証回路



重み付けの確認



4bitの出力電圧









単電流分割型DAC回路







容量によるDAC回路

C終端C-Cラダー回路



容量によるDAC回路(動作)



アウトライン

- 研究背景•概要
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を応用した冗長性の設計
- ・ 黄金比分割DACの検討
 - ▶ 回路概要
 - ▶ シミュレーション結果
- まとめ

黄金比分割DACのまとめ

◆フィボナッチ冗長設計対応

- ▶ 冗長設計による補正力がUP
- ▶ 整定時間の短縮

◆DACで重み付け可能

- ➤ SAR ロジック回路の簡略・小規模化
- ▶ ロジックでの低消費電力化

■ 簡単な回路構成で実現可能!!



回路構成



DAC出力整定の一般化



フィボナッチ設計手法の整定時間



フィボナッチ数列SAR ADC性質 ①許容値q(k)は必ずフィボナッチ数 $q(k) = F_{M-k-1}, q(k-1) = F_{M-k}$ ②許容できる範囲が必ず接する xは必ずq(k), q(k-1)でのみ決定

整定時間Tは

$$T = \tau \ln(2\varphi + 1)$$

= 1.444 τ

フィボナッチ数列では 可変クロックを用いたとしても (LSB側を除いて)常に一定!

※1. リュカ数も同様に一定時間実現
 ※2. 一般手法ではp(k)とq(k)に
 関連性がないためできない



岡田先生(東京工業大) Q.SAR ADCの比較間違いは実際は後段のステップで起こると思う が、後段で間違いが起こることに関してはどう考えてるのか。 A.検討、考慮します

Q.すべての範囲を補正できるようにする必要があるのか。 (実際のSAR ADCとしてはわざと一部の補正を行わない構成もあ る)

A.補正能力の強さに関して、検討します。

Q.整定時間の計算はどう行ったのか。バイナリーと同じ計算法?P とqって何?固定クロックは実際使わない。

A. P57のスライドの数式を使った。バイナリーも同様。 (p(k)=2,q(k)=0)とした。P(k):電圧重み q(k):補正範囲。実際の設 計上どうするかは検討する。可変クロックでも整定時間が一定にな るという性質はある。 Q. 冗長設計によるSAR ADCの信頼性の向上について話していたが、補正で複数の経路をとるがテストはどのようにおこなうか考えてるのか? A.検討中です。

Q. INLの向上でのばらつきの値は製造時、動作時どちらで 考慮?

(動作時にばらつきを検出するような回路はつけるのか)

A. 動作時。動作中の電流源のばらつきを検出してばらつきの和が最小になる組み合わせを検出する。