# ユナリ型 DA 変換器線形性向上のための 電流源並び替え魔方陣アルゴリズム

## 東野 将史\* Shaiful Nizam Bin Mohyar 小林 春夫(群馬大学)

Unary DAC Linearity Improvement Algorithm with Unit Cell Sorting Based on Magic Square Properties

Masashi Higashino\*, Shaiful Nizam Bin Mohyar, Haruo Kobayashi (Gunma University)

This paper proposes a switching algorithm using magic square properties to improve the linearity of a unary DAC by canceling random mismatch effects among unit current (or capacitor) cells. Simulation results and discussions are given for DAC linearity comparison when the proposed magic square and conventional algorithms are used.

**キーワード**: 魔方陣, DA 変換回路, 線形性, ミスマッチ (Magic Square, DAC, Linearity, Mismatch)

#### 1. はじめに

電子機器は高速化,小型化が求められており、ディジタ ル回路はそれらに適している。ディジタル化の進展に伴い、 多くの電子機器にはディジタルアナログ変換器 (Digital-to-Analog Converter: DAC, DA 変換器)が搭載 されている。身の回りの信号(音声,画像,光など)はアナ ログ信号である。それらをディジタル信号処理するにあた り、AD 変換器及び DA 変換器が必要不可欠であり、高性能 なものが求められている。しかし、半導体素子を構成して いるシリコンウェハ上では、MOSFET 特性、R,C 値等に 素子固有にランダムおよびシステマッテックにばらつく。 これにより、入出力信号は線形関係にあるはずが、素子の ミスマッチにより線形性が劣化してしまう問題がある。

そこで本論文では、古典数学の一つである魔方陣 (Magic Square)[1]を用いた電流源並び替えアルゴリズム[4][5]を考 案し、ユナリ型 DA 変喚器の線形性向上を検討した。通常 のユナリ型 DA 変喚器は、ディジタル入力されたバイナリ・ コードを温度計コードに変換し、その数に応じた電流源セ ルを ON にしてアナログ値を得るものである。しかし、入 力値に応じて単調にセルを ON にすると、電流源のミスマ ッチがそのまま出力されて線形性劣化を引き起こす[2][3]。 そこで、魔方陣を用いて単位電流セル(または単位容量セ ル)を並び替えて、ランダムなミスマッチをキャンセルす る方法を考案した。魔方陣の特性である「定和性」を用い ることにより、一回の補正で高い線形性を得ることを実現 した。これらのシミュレーション結果と考察を示す。

なお先に筆者らは電流源のシステマティックなばらつき

の影響を、それらのレイアウトを魔方陣の性質を用いてキ ャンセルする方式を提案したが[2][3]、この論文内容はラン ダムなばらつきの影響を電流源セルの選択順序を工夫する ことで低減するという、別のアルゴリズムである。

#### 2. セグメント型 DA 変換器の構成と動作

DA 変換器は、バイナリ(Binary) 型とユナリ(Unary) 型 があり、両者を組み合わせたものがセグメント型である(上 位ビットをユナリ、下位ビットをバイナリ型で構成する)。 バイナリ型とは、2進数の要素を加算するものである。ユナ リ型は、2進数データを一旦デコードし、数値に変換してか ら単位要素をその個数分加算するものである。

#### 〈2·1〉 バイナリ型 DA 変換器

電流源バイナリ型 DA 変換器を図 1 に示す。バイナリ型 DA 変換器は、N ビットのディジタル入力の各ビットを最上 位ビット MSB (Most Significant Bit) から順に $D_1, D_2, D_N$ と すると、出力が電流の場合は、出力電流 $I_o$ は以下の式で表さ れる。

$$V_{out} = R_L I \left( \frac{D_1}{2} + \frac{D_2}{2^2} + \dots + \frac{D_N}{2^N} \right)$$
(1)

つまり、2進重み付けされた電流源もしくは電荷を用意 し、この重み付けされた電流源もしくは電荷を、入力ディ ジタル信号の各ビットで加算するものである。

バイナリ型は素子数が最小であるため、小型化が可能で ある。しかし、バイナリ型 DA 変換器はコードの切り替え の際にグリッチが発生してしまう。また MSB に相当する素 子感度が高く素子のミスマッチがあると大きな誤差となってしまう。入出力特性の単調性も保証されない。

#### <2.2> ユナリ型 DA 変換器

電流源ユナリ型 DA 変換器を図 2 に示す。ユナリ型 DA 変換器は、最小単位の電流源を2<sup>N</sup> – 1個用意し、ディジタル 値に応じて加算することで DA 変換を実現する。

> $I_1 = I_2 = I_3 = \dots = I_{2^{N-1}}$  (2)  $V_{out} = nIR_L$  (3)

デコーダにより、2 進データをサーモメータ・コードにデ コードし、そのディジタルデータに応じた単位要素分の電 流源を ON にすることで、アナログ信号に直すものである。

ユナリ型は、素子のミスマッチがあっても、バイナリ型 と比べて出力信号への影響が少ない。グリッチも小さく単 調性も原理的に保証される。素子数が多くなってしまうの が欠点である。高線形性の DA 変換器を実現しようとする と単位セル(図2の単位電流 I)間の相対ミスマッチが問題 になり、ここではこの影響を軽減する電流源並び替えのア ルゴリズムについて論じる。

#### <2.3> セグメント型 DA 変換器

電流源セグメント型 DA 変換器を図 3 に示す。DA 多くの DA 変換器では、バイナリ型とユナリ型を組み合わせたもの が用いられている。上位ビットには素子感度の低いユナリ 型を用い、下位ビットでは、素子数の少ないバイナリ型が 用いられる。これにより、高精度な DA 変換器を適正な回 路規模・消費電力で実現できる。



図 1 バイナリ型 DA 変換器 Fig. 1. Binary DAC circuit



#### 3. DA 変換器の非線形性

回路を構成している素子はICチップ上で特性の製造ばら つきが生じる。ここではそのランダムばらつきに注目する。 これにより、DA変換器の入力信号と出力信号は、理想的に は完全に線形関係であるが、非線形になってしまう。電流 源間のランダムなミスマッチによる DAC 非線形性への影 響の詳細を示す。

#### <3.1> ランダムばらつき

単位電流源セルを構成している MOSFET のミスマッチ は、しきい値電圧 $\Delta V_{th}$ または素子パラメータ $\Delta \beta$ によって生 じる。理想的な電流源の値 $I_d$ は以下の式で表される。

$$I_{d} = \frac{\beta}{2} \left( V_{gs} - V_{th} \right)^{2} \tag{4}$$

βは以下の式で表される。

$$\beta = \mu C_{\text{ox}} \frac{W}{L} \tag{5}$$

しかし、実際の電流源では僅かにミスマッチが生じる。 ミスマッチは以下の式で求められる。

$$\frac{\Delta I_d}{I_d} = \frac{\Delta \beta}{\beta} + \frac{2\Delta V_{th}}{V_{gs} - V_{th}} \tag{6}$$

電流値が小さい場合には、以下の式で簡略化される。

$$\frac{\Delta I_d}{I_d} = \frac{2}{V_{gs} - V_{th}} \frac{A V_{th} t_{ox}}{\sqrt{WL}} \tag{7}$$

電流値が大きい場合には、以下の式で表される。

$$\frac{\Delta I_d}{I_d} = \frac{\Delta\beta}{\beta} \frac{1}{\sqrt{WL}} \tag{8}$$

(6), (7)式より、電流源のミスマッチは MOSFET のサイズ √*WL*に依存することが分かる。

ミスマッチの軽減は、トレード・オフの関係にある。そ の一つは、MOSFETのプロセスにおいて、電流源のミスマ ッチはゲート酸化膜を薄くすると軽減される。が、薄い参 加膜厚のプロセスでは電源電圧を低減しなければならず、 大きなバイアス電流を必要としたときに信号雑音比(S/N 比)が劣化する。もう一つは、しきい値電圧のミスマッチと デバイスサイズの関係である。ゲートサイズ(WL)を大きく することにより、オフセット電圧を軽減できるが、チップ 面積・寄生容量が大きくなり、大きなバイアス電流が必要 となる。ここでは、小さなデバイスサイズによる電流源ミ スマッチの影響を製造後に軽減する手法を考える。



図 3 セグメント型 DA 変換器 Fig. 3. Segmented DAC circuit

ETC-15-062



Fig.4. Matching of current sources

4. 魔方陣について

魔方陣には、各行・列・対角成分の要素の和が全て一定 である性質をもつ。この性質から、ユナリ型 DA 変換器の 単位セルの配列のバランスがよいことが期待できるので、 DA 変換器での電流源並び替えアルゴリズムへの適用を検 討した。魔方陣の性質について説明する[1]。

#### 〈4・1〉 魔方陣の性質

魔方陣とは、1から始まる連続した異なる自然数をn×n碁 盤の目状に並べ、各行,列及び対角線上の数の和が全て等 しいもの(定和性)である。各行,列,対角線上に含まれる 数がn個であることから、一般n×nである魔方陣をn次の魔 方陣あるいはn次方陣と呼ぶ。n次方陣の各行,列,対角線 要素の定和Sは、以下の式で表される。

$$S = \frac{n^2(n^2 + 1)}{2}$$
 (9)

図 7 に示す魔方陣は、各行・列・対角成分の要素の和が 全て一致していることが確認できる。

定和性を用いて、電流源ユナリ型 DA 変換器の電流源並 び替えのアルゴリズムを考案した。これにより、プロセス により生じるミスマッチの影響の軽減が期待できる。



図5 魔方陣での定和性の一致

Fig. 5. Equivalent constant sum characteristics.

### 5. 魔方陣を用いた電流源並び替えアルゴリズム

この節では、魔方陣を用いたユナリ型 DA 変喚器の電流 源並び替えアルゴリズムによる非線形性補正を説明する。

通常のユナリ型 DA 変換器は、デコーダにより 2 進デー タに変換し、サーモメータ・コードに従ってアナログ値を 出力する。しかし単調性によりミスマッチがそのまま出力 へ影響してしまう。そこで魔方陣を用いた電流源並び替え アルゴリズムにより、一回の電流源並び替えにより DA 変 換器の電流源によるミスマッチ軽減し、非線形性を改善す る。最適なスイッチングアルゴリズムにより、高調波成分 を低減し SFDR の向上を可能とする。

#### 〈5・1〉提案アルゴリズム

例として 4bit のユナリ型 DA 変換器を用いて、以下に提 案アルゴリズムを説明する(図 6)。

- 各電流源はランダムなばらつきを持つとする。
- ② 電流源の大小を測定回路より各電流源セルの大小関係を測定し、大きさ順に分類する(図6(a))。(電流値の正確な測定は不要で、大小関係だけでよい。)
- ③ 電流源の値の順番と魔方陣の升目を対応させる。例 えば、一番小さな値を持つ電流源は魔方陣の1のセ ルに対応し、2番目に小さな値を持つ電流源は魔方 陣の2セルへ、n番目の大きさの電流源は、魔方陣 のnのセルに対応させる(図6(b))。
- ④ 魔方陣に対応した電流源セルを定和性に従い、ディジタル入力に対応した電流源セルを ON にしてアナログ値を出力する。

魔方陣の特性である定和性は、常に升目の和が一定で あることである。定和性に従って電流源を並び替えるこ とにより、ミスマッチのバランス良いキャンセルが期待 できる。魔方陣の升目に着目する。図 6(b)の 4 次方陣の 1 行目を見ると、隣り合う 2 数の和は 16 (=1+15) と 18 (=14+4) であり、ほぼ等しい事が分かる。他の行ま たは列においても同様である。定和性による電流源並び 替えは、大小のミスマッチを持つ電流源を交互にスイッ チングするアルゴリズムになり、ミスマッチをキャンセ ルする。図 7 に従来方法であるサーモメータ・コードに よるデコーダと、提案する魔方陣によるルックアップテ ーブル(Look-up table: LUT)によるデコーダを示す。



図 6 魔方陣による電流源並び替えアルゴリズム Fig.6. Sorting algorithm based on magic square





#### 〈5・2〉補正アルゴリズム

電流源セル間の大小関係を測定し、並び替えるアルゴリ ズムを示す(図 9)。

- ディジタル補正回路を制御する CPU で、テストコードを入力する。
- ② 電流測定回路により、各電流源セルの値を測定する。
- ③ 全ての測定値をメモリに保存する。
- ④ 保存した測定値は、ディジタル補正回路に送る。
- ⑤ 電流源の値の大きさ順に、魔方陣のセル番号を対応 させる。魔方陣によるスイッチング順序をメモリに 保存する。

尚、ここでの「電流源並び替え」は、デコーダにより各 電流源選択の選択順番を変更することである。



図 9 DAC 非線形性補正アルゴリズム Fig.9. DAC nonlinearity calibration algorithm

#### 6. シミュレーション結果

8bit ユナリ型 DA 変換器の DC 線形性解析及びパワース ペクトル解析のシミュレーションを行った。DC 線形性解析 では従来のサーモメータ・コードによるものと、魔方陣を 用いた電流源並び替えの非積分直線性誤差(INL)と非微分 直線性誤差(DNL)の比較を行った。パワースペクトル解析で は、基本波と最大スプリアスパワーの比である SFDR を求 めた。今回使用した魔方陣を図 10 に示す。魔方陣は、Matlab シミュレーションにより算出した。

電流源のミスマッチの条件を以下の様に設定した。

① △Iの総和が0になるような -1~+1の間で乱数

② ΔIが -1~+1の間の乱数

以上の条件で、各セルにミスマッチΔIを割り当てた。①のシ ミュレーション結果を図 11~14 に、②のシミュレーション 結果を図 15~18 に示す。

#### 〈6·1〉 DC 線形性特性評価

DC 線形性特性の評価について考える。

INL は、出力伝達特性と線形近似直線との類型誤差を示 す指標である。図 10 の INL 評価より、魔方陣を用いた電 流源並び替えを行うことで 5.69LSB 減少している。

DNLは、隣接コード間DA変換器出力電圧差の線形近似 直線から求めた量子化ステップサイズに対する均一性を表 す指標である。DNLでは量子化ステップサイズV<sub>LSB</sub>の決定 方法が、DNLの結果に影響する。図11のDNLは、両者と も同等の値であった。

INL と DNL の解析結果より、魔方陣を用いた電流源並び 替えを適用することにより、線形性が改善されたことが分 かる。特に Din の中心値付近(Din=122付近)では、INL 及び DNL がほぼ0であることが分かる。これより、出力を 中心値付近で利用する DA 変換器では高い線形性が得られ ること期待できる。

#### 〈6・2〉パワースペクトル特性評価

パワースペクトル解析では、SFDR による評価を行った。 SFDR 評価は、高速フーリエ変換(FFT)により得られたスペ クトラムの基本波と最大スプリアスの比で表される。図 12 にサーモメータ・コードで DA 変換を行った時の結果を示 す。この時の SFDR は 14.8dB であった。魔方陣を用いた 電流源並び替えを行った時の SFDR は、22.0dB であった。 これより、魔方陣アルゴリズムを適用により SFDR の7.5dB 向上が確認できた。 図 15-18 に電流源ミスマッチの他のパターンを与えたと きのシミュレーション結果を示す。提案アルゴリズムで線 形性, SFDR が向上していることが確認できる。

-															
256	2	8	258	252	6	7	249	248	10	11	245	244	14	15	241
17	289	288	20	21	285	234	24	25	281	280	28	29	227	226	82
88	228	222	86	87	219	218	40	41	215	214	44	45	211	210	48
208	50	51	205	204	54	55	201	200	58	59	197	196	62	63	193
192	66	67	189	188	70	71	185	184	74	75	181	180	78	79	177
81	175	174	84	85	171	170	88	89	167	166	92	93	163	162	96
97	159	158	100	101	155	154	104	105	151	150	108	109	147	146	112
144	114	115	141	140	118	119	137	136	122	123	133	132	126	127	129
128	130	131	125	124	134	135	121	120	138	139	117	116	142	143	113
145	111	110	148	149	107	106	152	153	103	102	156	157	99	98	160
161	95	94	164	165	91	90	168	169	87	86	172	173	83	82	176
80	178	179	77	76	182	183	78	72	186	187	69	68	190	191	65
64	194	195	61	60	198	199	57	56	202	203	58	52	206	207	49
209	47	46	212	218	43	42	216	217	89	88	220	221	85	84	224
225	81	80	228	229	27	26	282	288	28	22	236	287	19	18	240
16	242	248	13	12	246	247	9	8	250	251	5	4	254	255	1

図 10 シミュレーションでユナリ型に使用した魔方陣 Fig.10. Simulated unary DAC by magic square



図 11 シミュレーションによる DA 変換器の INL 評価 Fig.11. Simulated DAC INL (case 1)



図 12 シミュレーションによる DA 変換器の DNL 評価 Fig.12. Simulated DAC DNL (case 1)



図 13 提案アルゴリズムを適用していないとき DA 変換器出力スペクトル

Fig.13. Simulated DAC output power spectrum without the proposed algorithm (case 1)



図 15 シミュレーションによる DA 変換器の INL 評価 Fig.15. Simulated DAC INL (case 2)



図 17 提案アルゴリズムを適用していないときの DA 変換器出力スペクトル



7. まとめ

本研究では、古典数学の一つである魔方陣を用いて、DA 変換器を構成するユニットセル電流源間のミスマッチの影 響をキャンセルする電流源並び替えアルゴリズムを検討し た。従来方法であるサーモメータ・コードによるデコード を行うと、単調性により電流源のミスマッチが入出力にそ のまま影響してしまい、線形性劣化を引き起こしてしまう。 そこで、魔方陣による電流源並び替えにより線形性を改善 することをシミュレーションで確認した。また、パワース ペクトル解析では SFDR 評価を行った。魔方陣アルゴリズ ムにより、高調波成分を軽減することを確認した。





Fig.14. Simulated DAC output power spectrum



図 16 シミュレーションによる DA 変換器の DNL 評価 Fig.16. Simulated DAC DNL (case 2)



図 18 提案アルゴリズムを適用したときの DA 変換器出力スペクトル

Fig.18. Simulated DAC output power spectrum with the proposed algorithm (case 2)

(1) 大森清美「魔方陣の世界」,日本評論社 (2013年8月).

文

- (2) 東野将史,小林春夫,"セグメント型 DA 変換器の魔方陣レイアウト 技術による線形性向上"電気学会電子回路研究会,秋田(2014年10月)
- (3) 東野将史,小林春夫,"セグメント型 DA 変換器の完全魔方陣レイア ウト技術による線形性向上"第5回電気学会東京支部栃木・群馬 支所合同研究発表会,宇都宮(2015年3月)
- (4) Shaiful Nizam Mohyar, Masahiro Murakami, Atsushi Motozawa Haruo Kobayashi, Osamu Kobayashi, Tatsuji Matsuura "SFDR Improvement Algorithms for Current-Steering DACs", Key Engineering Materials, pp.101-108 (2015).
- (5) Shaiful Nizam Mohyar, Haruo Kobayashi, "Digital Calibration Algorithm for Half-Unary Current-Steering DAC for Linearity Improvement", 11th International SoC Design Conference, Jeju, Korea (Nov. 2014)