インターフェーストラップと移動度変動による,n チャネル MOSFETの 1/f ノイズプロセスばらつきモデリング

1/f Noise Process Variability Modeling of n-channel MOSFETs

Based on Interfacial Traps and Mobility Fluctuations

青木均† 戸塚拓也† 香積正基† 新井薫子† 轟俊一郎† 小林春夫† †群馬大学 大学院理工学府 電子情報部門 Hitoshi AOKI† Takuya TOTSUKA† Masaki KAZUMI† Yukiko ARAI†

Shunichiro TODOROKI † Haruo KOBAYASHI †

† Electronics and Information Division, Graduate School of Gunma University

1 はじめに

現在、RFアナログ回路は様々なアプリケーショ ンで使用されており、中でも発振回路を用いた集 積回路は基幹回路モジュールである。発振回路に おける重要な電気特性の一つに位相雑音特性が あるが、多用される場合に、その耐久性や特性の 劣化を事前に予想することは、最終製品の耐久性、 寿命を考慮した製造に重要である。これを EDA ツ ール上でシミュレートすることが出来れば、設計 コスト、時間の低減に貢献できる。

本研究では、発振回路の位相雑音特性に大きく 影響する、MOSFET の 1/f ノイズモデルを開発して いる。本モデルは、2つの 1/f ノイズの発生原理、 インターフェーストラップと移動度変動を物理 的に解析して、モデル式を導出し、SPICE 3 上の BSIM4 モデルソースコードに、コンパクトモデル として搭載した。1/f ノイズ特性は様々な要因に よりばらつきを持つため、現在までに使用されて いる理想特性シミュレーションではなく、プロセ スばらつきを想定した、ガウス分布乱数アルゴリ ズムによる、統計モデルを取り入れて開発したた め、実際の回路での特性ばらつきを持ったノイズ 特性、さらには経時劣化後のノイズ特性も予想が 可能となっている。

本稿では、1/f ノイズモデルの導出、測定との 比較、経時劣化特性の解析等を実施、VCO 回路で の位相雑音特性への影響を検証する。

2 あらまし

MOSFET で発生する 1/f ノイズはアナログ回

路設計において重要な特性の一つであり、集積回 路で基幹モジュールとなる発振回路の位相ノイ ズ特性劣化を引き起こす。発振回路は様々なアプ リケーションで使われており、耐久性や経時、温 度劣化の信頼性解析も重要となる。

本研究では、温度/経時劣化について n-MOSFET における2つの現象、つまり、 Positive Bias Temperature Instability (PBTI)と Hot Current Injection (HCI)のうち、最も影響の 大きい HCI に着目した。この HCI により n-MOSFET で電子の Interface Traps が生じ、そ の振動から 1/f ノイズがゲート電圧に依存して、 ばらつくことを調査した[1-2]。HCI による直流ド レイン電流特性劣化については、DC HCI モデル [3] を使用して求めた。既存の 1/f ノイズモデルは これらの原理を含んでいなかったため、強反転領 域から飽和領域、弱反転領域において n-MOSFET のゲート電圧に応じた新たな 1/f ノイ ズモデルを開発した。

開発した 1/f ノイズモデルは SPICE3 回路シミ ュレータ、MDW-SPICE を用いて BSIM4 モデル に搭載した。強反転領域から飽和領域ではシミュ レーション結果と測定結果を比較した。弱反転領 域では 1/f ノイズレベルが非常に小さく測定が不 可能なのでシミュレーションを行い、特性を検証 した。

次に、開発した 1/f モデルの市販シミュレータ における、アップコンバージョンアルゴリズムに よる、発振回路モジュールでの位相雑音シミュレ ーションの妥当性と実測との誤差を検証する。

3 HCI による劣化式の検討とモデル化

HCIのモデルについては、多くのモデルが検討 されている。[4-5] その中で今回使用するモデル は、RDモデル [3] と呼ばれ、トランジスタのド レイン近傍で発生するホットキャリア効果を、修 復されることなくモデル化する事が出来る。RD モデルはチャネル/酸化膜界面及びゲートの接合 部分付近の水素拡散粒子の生成を方程式で表し ており、劣化を単純化することができる。RDモデ ルではN_{it}すなわち界面トラップ数、チャネル/酸化 膜界面での水素反応式は以下のように表す事が 出来る。

$$N_{H(0)}N_{it} \approx \frac{k_F}{k_a}N_0 \tag{1}$$

 $N_{H(0)}$ は界面における水素濃度の初期値, N_{tt} は界面トラ ップ数、 k_{s} は酸化物電界依存フォワード解離速度定数、 k_{R} はアニーリング速度定数、 N_{0} はSi-H結合の初期 値を示している。

$$N_{H_x} = k_H N_H^{n_x} \tag{2}$$

N_nは体積あたりの水素粒子の濃度、k_nは反応定数、 n_nは水素粒子あたりの水素原子数を示している。

界面トラップの数も破線のSi-H結合の数を積算 することにより算出することができ、水素粒子は、 ゲート酸化膜にそれらが作成されドレインから 拡散する。したがってH原子は界面トラップ数の 平均数として計算で以下のように表せる。

$$N_{it} = \frac{\pi W}{2A_{tot}} n_x \int_0^{\sqrt{D_{H_x t}}} \left(N_{H_x(0)} \left[r - \frac{r^2}{\sqrt{D_{H_x t}}} \right] \right) dr$$
$$= N_{H_x(0)} \frac{\pi n_x}{12L} D_{H_x t}$$
(3)

 $D_{H_{act}}$ は N_{H} の密度, A_{tot} ゲート下の総面積、 Lは n-MOSFETの長さ、Wは幅を示している。 (1)(2)(3)式を組み合わせると以下のようになる。

$$N_{it} = \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_x}{1+n_x}} \left(\frac{n_x \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_x}} * t^{\frac{1}{1+n_x}} \quad (4)$$

容量特性から、界面トラップによる電荷の電圧依存特性は、しきい値電圧近傍のSub-threshold特性カーブのずれとして表され、以下のようになる。

$$C_{HCI} \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_X}{1+n_X}} \left(\frac{n_X \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_X}} * t^{\frac{1}{1+n_X}}$$
(5)

D_Hは水素原子の密度、t は時間、C_{HQ}は技術依存 なパラメータである。式 (5)のしきい値電圧のず れを移動度モデルの式に代入できれば、移動度劣 化現象もモデル化できる。RDモデルは回路シミュ レータ用コンパクトモデルとしては、そのままで は使用できない。このため、改造を加えたDC HCI モデルを用いる。本モデルをBSIM4モデル[6]に取 り込んで、主要な劣化パラメータとして、しきい 値電圧と実効移動度に反映される。

BSIM4 モデルの実効移動度モデル式は、 (MOBMOD=2)

$$\mu_{eff} = \frac{U0}{1 + (UA + UC * V_{bseff})} \times \frac{1}{\left[\frac{V_{gsteff} + C_0(\overline{[VTH0]} - VFB - \phi_s)}{TOXE}\right]^{EU}}$$
(6)

しきい値電圧モデル式の概念式は、

$$V_{th} = VTH0 + \Delta V_{th, body_effect}$$

$$-\Delta V_{th, carge_{sharing}} - \Delta V_{th, DIBL}$$

(7)

 $+\Delta V_{th, reverse_short_cannel} + \Delta V_{th, narrow_{width}}$

 $+\Delta V_{th, small_size} - \Delta V_{th, pocket_implant}$

$$+\Delta V_{th_{DEGRADATION}}$$

となる。

式(6)と(7)について、BSIM4 モデルに導入し、劣 化前の n-MOSFET 直流電流特性を測定し、モデ ルパラメータを抽出・最適化を行った。本研究の ために 90 nm プロセスを用いた n-MOSFET を作 成し、測定を行った。また、長時間(1,000 時間) 劣化後の測定は困難であったため、DC HCI モデ ルのパラメータは、文献[3]に掲載されていた 60 nm プロセスでの実験値を、90 nm プロセスに換 算して使用した。



図1. n-MOSFETの劣化前,劣化後のIds-Vgs特性 Fig. 1.I_{DS} vs. V_{DS} characterizations of fresh and degraded n-MOSFET. Here L=0.1µm, W=10µm, Vds=0.01 V, and





図1、2を比べて、Vthのパラメータのみを劣化 させているのだが、図1のI_{DS}-V_{GS}特性ではしき い値だけでなく、傾きも変化していることがわか る。これは、主に移動度のモデル式にもVTH0の パラメータが用いられているからであり、移動度 の劣化が起きていることを示す。図2のI_{DS}-V_{DS} 特性では、電流量の減少がある。これは、HCIが ドレイン端の高電界によってチャネル内の電子 がホットエレクトロンとなり、ゲート酸化膜への 注入、基板でのイオン化が起こりドレインチャネ ルに到達する電子が減少するという理論[2]に一 致している。



因う エネルイ 単位による电1のトノソノ





図 4 *KF*の中心値 *KFN*、標準偏差σのガウシアン分布 関数

Fig. 4 Gaussian random number (Center of KF, KFN and standard deviation, σ)

4 n-MOSFET 1/f ノイズモデルの導出

MOSFET で発生する 1/f ノイズは、図 3 のよう に電子がシリコンの界面からゲート酸化膜へト ラップすることで発生する。ノイズパワーが周波 数に反比例し、低周波帯で支配的となる。

McWorther は電子の界面トラップによるエネル ギー準位に基づき 1/f ノイズ発生モデル式(8)を提 案した[7]。

$$S_{I_D} = S_V \left(1 + \frac{\alpha_H \cdot \mu_{eff} \cdot C_{OX} \cdot I_D}{g_m} \right)^2 g_m^2. \quad (8)$$

μ_{eff}は実効移動度、C_{ox}は酸化膜容量、**I**_oはドレイン電流、**g**_mはトランスコンダクタンスである。 **α**_nは Phonon Scattering(光子散乱)により生じる 移動度の係数である。

一方 Hodge は移動度の変動に考慮した 1/f ノイ ズ発生モデル式(9), (10)を提案した[8]。

$$\frac{S_{I_D}}{I_D^2} = \frac{\alpha_H \cdot \mu_{eff} \cdot 2KT}{f \cdot L_{eff}^2 \cdot I_D}.$$
(9)

$$S_{I_D} = \frac{\alpha_H \cdot \mu_{eff} \cdot 2KT \cdot I_D}{f \cdot L_{eff}^2}.$$
 (10)

- 15 -

α_Hがばらつくことで 1/f ノイズもばらつく。Kは ボルツマン定数、Tは温度、fは周波数、L_{eff}は実 効チャネル長である。

MOSFET の SPICE2 タイプモデルは、 McWorther の 1/f ノイズ発生原理に基づいた式 (11)が使われている。

$$S_{I_D}(f) = \frac{KF \cdot I_D^{AF}}{C_{OX} \cdot L_{eff}^2 \cdot f^{EF}}.$$
 (11)

AFと EFはドレイン電流と周波数の係数である。

4.1 強反転領域から飽和領域のモデル

本領域での 1/f ノイズの発生要因は、移動度と 界面トラップ数の変動である。Hodge のモデル式 にある移動度の変動を SPICE2 タイプモデルに 追加するため、式(9)(10)を比較すると式(12)が得 られる。

$$\alpha_H \cdot \mu_{eff} \cdot 2KT = \frac{KF}{C_{OX}}.$$
 (12)

ここでは理想的な 1/f ノイズとして、*AF=FE*=1 とした。よって *KF*は

$$KF = C_{ox} \cdot \alpha_H \cdot \mu_{eff} \cdot 2KT.$$
 (13)

となり、SPICE2 モデル式に移動度変動の要素を 取り入れた。

▲ はゲート・ソース間の実効電圧に比例して減少するので

$$\alpha_{\rm H} \propto e^{-(V_{gs} - V_{th})}, \tag{14}$$

と表せる。V_gは実効ゲート・ソース電圧、V_{th}はし きい値電圧である。

1/f ノイズはデバイスプロセスによりばらつくので、*KFN*を中心に、一定の幅で分散するように考慮し、0から1の間でばらつく Gaussiannormalized random number、<math>D(図 4)を用いた。 D-0.5とすると-0.5から0.5までの分散を表せ るので、 **G**を式(15)とする。

$$\alpha_{H} = (2 \cdot \alpha_{H_{nominal}} \cdot (D - 0.5) + KFN) \cdot e^{-(V_{gs} - V_{th})}.$$
(15)

式(15)は-α_{H nominal}からα_{H nominal}の間でばらつき、中 心は KFN となる。式(15)を式(13)に代入すると

$$KF = C_{ox} \cdot \mu_{eff} \cdot 2KT \cdot (2 \cdot \alpha_{H_{nominal}} \cdot (D - 0.5) + KFN) \cdot e^{-(v_{gx} - v_{th})}.$$
(16)

となる。式(16)を式(11)に代入することで、エネ ルギー準位と移動度の変動の要素が含まれた、1/f ノイズばらつきモデルとなった。KFNはゲート・ ソース間電圧を増加することで変更される。

4.2 弱反転領域のモデル

本領域ではドレイン電流は流れないが、非常に 低いレベルの 1/f ノイズが発生している。界面ト ラップ数Mat の変化に伴うノイズの発生が支配的 となるため、McWorther モデル(17)を元にモデル を導出する。

$$S_{I_D}(f) = \frac{q^2 \cdot K \cdot T \cdot \lambda \cdot N_{it}}{C_{OX}^2 \cdot L_{eff} \cdot W_{eff} \cdot f^{\gamma}} \cdot \frac{I_D^2}{\left(V_{gs} - V_{th}\right)^2}.$$
 (17)

qは電荷、**W**_{eff}は実効チャネル長、**λ**は電子がチャ ネルを通る際の<mark>平均自由行程長、</mark>γは周波数の定 数である。

理想的な 1// イズとして AF = EF = y = 1 として McWorther モデル(17)と SPICE2 タイプモデル(11)を比較すると、

$$\frac{q^2 \cdot K \cdot T \cdot \lambda \cdot N_{it}}{C_{ox}^2 \cdot L_{eff} \cdot W_{eff} \cdot f^{\gamma}} \cdot \frac{I_D^2}{(V_{gs} - V_{th})^2} = \frac{KF \cdot I_D}{C_{ox} \cdot L_{eff}^2 \cdot f}.$$
(18)

したがって KFは、
KF =
$$\frac{L_{eff}}{W_{eff}} \cdot \frac{q^2 \cdot K \cdot T \cdot \lambda \cdot I_D}{C_{ox} \cdot (V_{gs} - V_{th})^2} \cdot N_{it}.$$
 (19)

となる。Match HCI による界面トラップ数で、ば らつきがあるため Gaussian normalized random number、Dを用いる。また HCI は MOSFET の 経時劣化を引き起こす。PHCLを MOSFET のスト レス状態に依存する定数とすると、界面トラップ 数Match、

$$N_{it} = P_{HCL} \cdot t \frac{1}{1+nx} \cdot D.$$
⁽²⁰⁾

となる。t は劣化時間、nx は水素粒子あたりの水

素原子数である。よって式(19)の KFは、

$$KF = \frac{L_{eff}}{W_{eff}} \cdot \frac{q^2 \cdot K \cdot T \cdot \lambda \cdot I_D}{C_{ox} \cdot (V_{gs} - V_{th})^2} \cdot P_{HCL} \cdot t^{\frac{1}{1+nx}} \cdot D. \quad (21)$$

となり、1/f ノイズの提案モデル式に、経時劣化を 含めることができた。弱反転領域の 1/f モデル式 は式(11)に式(21)を代入することで得られる。

4.3 しきい値電圧の劣化

N_{it}の劣化は n-MOSFET のしきい値電圧にも影響する。式(13)をしきい値電圧の変化で表すと、

$$\Delta V_{TH} = A_{HCL} \cdot t \overline{1 + nx} \cdot D. \qquad (22)$$

となる。 A_{HCL} は MOSFET のストレスによるしき い値電圧変化の定数である。 V_{TH} が劣化の影響で 変化したとき、 $V_{TH} + \Delta V_{TH}$ を式(16)または式(21) に代入することで 1/f ノイズ式が得られる。

4.4 1/f ノイズ測定とシミュレーション

強反転領域から飽和領域のモデルでは 1/f ノイ ズ測定システムでゲート電圧に依存した 1/f ノイ ズの測定を行った[9]。チャネル長 90 nm、チャネ ル幅 10µm、等価酸化膜圧(EOT) 5nm の n チ ャネル MOSFET を DC 電流ストレス条件下で測 定した。

図 5 はシミュレーション結果と測定結果であ る。シミュレーション結果は測定結果の 1/f ノイ ズのばらつき範囲を正確に示せている。またゲー ト電圧が増加するにつれて、1/f ノイズのばらつき 幅が減少することも示せている。本領域における 提案モデル式は 1/f ノイズを正確にシミュレーシ ョンできる。

弱反転領域のモデルにおいては、引用文献[9] で本領域の 1/f ノイズ測定を行い、飽和領域のよ うになっに依存して周波数が増加すると 1/f ノイズ が減少することが分かっている。しかし出力レベ ルが非常に小さいため、正確に測定することはで きない。

図 6 で本領域のシミュレーション結果を示す [10]。Mathが増加するとノイズの電圧、ばらつき幅 が増加している。式(20)によりMathの劣化もシミュ レーションできる。



図 5 線形領域の1/fノイズのシミュレーション結果と測 定結果



8.0×10⁻⁴, *KFN*= 4.0×10⁻³ (a) V_{gs} = 1.41 V (b) V_{gs} = 0.45 V)



図 6 弱反転領域の 1/f ノイズシミュレーション結果 Fig. 6 1/f noise characterization in weak inversion region

 $(V_{DS}=1.0 \text{ V}, V_{GS}=0.1 \text{ V}, AF=0.3, EF=1.45, KF=2.0\times 10^{-3},$

(a)
$$N_{it} = 5.0 \times 10^{20}$$
 (b) $N_{it} = 1.0 \times 10^{20}$

5 VCO 回路の位相雑音測定とシミュレーション

位相雑音について 位相雑音の主な原因は 1/f ノイズと熱雑音(ホワイトノイズ)である。他の原 因としてランダムテレグラフノイズもあるが、評 価が困難のため今回は除外する。実際の使用環境 において、絶対零度で製品を使用することはない













Fig. 8 A sample VCO circuit to be characterized

ので、熱雑音は発生してしまう。また、1/fノイズ と位相雑音の関係を図7に示す。

VCO(Voltage Controlled Oscillator)回路をモ ジュール設計して、劣化前後の位相雑音特性に及 ぼす影響を検証した。シミュレーションには、 Cadence 社の SPECTRE を用いた。

4章で用いたモデルパラメータを用いて、劣化前後の位相雑音特性について比較した。図9から劣 化後の方が、10[dB]程ノイズ密度が高い事が分か る。また周波数が高くなるほど、劣化前後の位相 雑音に差がない。これは低周波数帯域の1/f⁹の傾 き部分(図9の破線の四角形部分)に、1/fノイ ズの影響が顕著である事が理由であり、アップコ ンバージョン理論に合致している[11]。また、シ ミュレーションと測定は非常に高精度で合致し ている。



図9劣化前後のVCO位相雑音測定とシミュレーション

Fig. 9 Phase noise measurement and simulation of a VCO circuit.

4 まとめ

本稿では、HCI による経時・温度劣化によるし きい値電圧、移動度モデルを検証し、1/f ノイズ モデルの導出、測定との比較、経時劣化特性の解 析を実施、VCO 回路での位相雑音特性への影響を 検証した。作成した 1/f ノイズモデルは VCO にお いても高精度に測定と合致し、十分実用化が可能 と考えられる。

参考文献

- Y. Tsividis, K. Suyama "MOSFET Modeling for Analog Circuit CAD: Problems and Prospects" IEEE Journal, Solid-State circuits, 29(3), 210 – 246, 1994,
- [2] C. Hu, et al, "Hot-electron induced MOSFET degradation model, monitor, and improvement," IEEE Trans. Electron Devices, 32(2), 375-385, 1985.
- [3] E. Maricau and G. Gielen, Analog IC Reliability in Nanometer CMOS, Springer Science+Business Media, New York, 2013.
- [4] X. Federspiel, M. Rafik, D. Angot, F. Cacho, D. Roy "Interaction between BTI and HCI degradation in High-K devices" IEEE International, 14-18, 2013.
- [5] X. Federspiel, F. Cacho, D. Roy "Experimental characterization of the interactions between HCI, off-state and BTI degradation modes" IEEE International, 16-20, 2011
- [6] Information on http://www-device. eecs. berkeley. edu/bsim/
- [7] A. L. McWorther, Semiconductor Surface Physics, University of Pennsylvania Press, Philadelphia (1957).
 [8] F. N. Hooge, "1/f Noise Sources", IEEE Trans. Electron
- [8] F. N. Hooge, "1/f Noise Sources", IEEE Trans. Electron Devices 41, 1926-1935 (1994).
- [9] H. Aoki, "Bias and Geometry Dependent Flicker Noise Characterization for n-MOSFETs", IEICE Trans. Electronics, vol. E85-C, no. 2, pp.408-414, 2002.
 [10] Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M.
- [10] Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M. Kazumi, T. Totsuka, T. Wang, H. Kobayashi, "Gate Voltage Dependent 1/f Noise Variance Model Based on Physical Noise Generation Mechanisms in n-Channel Metal-Oxide-Semiconductor Field-Effect Transistors," Japanese Journal of Applied Physics, Mar. (2015)
- [11] Michael Kraemer, Daniela Dragomirescu, Robert Plana," A High Efficiency Differential 60 GHz VCO in a 65 nm CMOS Technology for WSN Applications" Microwave and Wireless Components Letters, IEEE vol. 21.