(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2008-271533 (P2008-271533A)

(43) 公開日 平成20年11月6日(2008.11.6)

(51) Int.Cl. F I テーマコード (参考) **HO3K 5/13 (2006.01)** HO3K 5/13 5 J O O 1

HO3K 7/08 (2006.01) HO3K 7/08 A

審査請求 未請求 請求項の数 2 OL (全 15 頁)

(21) 出願番号 (22) 出願日 (31) 優先權主張番号 (32) 優先日 (33) 優先權主張国	特願2008-78851 (P2008-78851) 平成20年3月25日 (2008.3.25) 特願2007-82062 (P2007-82062) 平成19年3月27日 (2007.3.27) 日本国 (JP)	(71) 出願人 (74) 代理人 (74) 代理人 (72) 発明者	504145364 国立大学法人群馬大学 群馬県前橋市荒牧町四丁目2番地 100122884 弁理士 角田 芳末 100133824 弁理士 伊藤 仁恭 小林 春夫 群馬県桐生市天神町1丁目5番1号 国立 大学法人群馬大学内 木村 圭吾 群馬県桐生市天神町1丁目5番1号 国立 大学法人群馬大学内
			最終頁に続く


(54) 【発明の名称】可変遅延回路

(57)【要約】

【課題】少ない回路規模及び消費電力を実現し、集積回路の実装に向いている、デジタルPWM回路のための可変遅延回路を提供する。

【解決手段】第一バッファ遅延素子と、第二バッファ遅延素子とをそれぞれ複数直列接続する。それぞれのタップを取り出すマルチプレクサを接続する。第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。

【選択図】図5



第一パッファ 疎踏素子

【特許請求の範囲】

【請求項1】

第 一 の バ イ ア ス 電 圧 で 第 一 の 遅 延 時 間 が 設 定 さ れ 、 複 数 直 列 接 続 さ れ る 第 一 バ ッ フ ァ 遅 延素子と、

前記第一バッファ遅延素子の各タップを選択する第一マルチプレクサと、

前記第一マルチプレクサの出力が入力端子に接続され、前記第一のバイアス電圧とは異 なる 第 二 の バ イ ア ス 電 圧 で 前 記 第 一 バ ッ フ ァ 遅 延 素 子 と は 異 な る 第 二 の 遅 延 時 間 が 設 定 さ れ、複数直列接続される第二バッファ遅延素子と、

前記第二バッファ遅延素子の各タップを選択する第二マルチプレクサと、

数 値 入 力 を 受 け て 前 記 第 一 マ ル チ プ レ ク サ 及 び 前 記 第 二 マ ル チ プ レ ク サ に 前 記 第 一 の 遅 延時間と前記第二の遅延時間の最大公約数の遅延時間を分解能とするアドレスを出力する デコーダと

よりなる可変遅延回路。

【請求項2】

更に、

クロック入力を受けて複数直列接続される第三バッファ遅延素子と、

前記第三バッファ遅延素子の出力と前記クロック入力とが入力される第一位相比較器と

前 記 第 一 位 相 比 較 器 の 出 力 信 号 が 供 給 さ れ 、 前 記 第 三 バ ッ フ ァ 遅 延 素 子 及 び 前 記 第 一 バ ッファ遅延素子のバイアス電圧を出力する第一ローパスフィルタと、

前記クロック入力を受けて複数直列接続される第四バッファ遅延素子と、

前 記 第 四 バ ッ フ ァ 遅 延 素 子 の 出 力 と 前 記 ク ロ ッ ク 入 力 と が 入 力 さ れ る 第 二 位 相 比 較 器 と

前 記 第 二 位 相 比 較 器 の 出 力 信 号 が 供 給 さ れ 、 前 記 第 四 バ ッ フ ァ 遅 延 素 子 及 び 前 記 第 二 バ ッファ遅延素子のバイアス電圧を出力する第二ローパスフィルタと

を具備する請求項1記載の可変遅延回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、可変遅延回路に適用して好適な技術に関する。 より詳細には、デジタルPWM回路の分解能を向上させる技術に関する。

【背景技術】

[0002]

周知の通り、近年、集積回路の回路規模が大規模化の傾向にある。また、近年の集積回 路は低消費電力を求められる一方で、高性能をも要求されることから、アイドル動作状態 から瞬時に大電流を消費する状態に変貌する傾向も見受けられる。

このような集積回路の動作特性は、電源に対する要求を厳しいものにしている。つまり 瞬時に大きく変動する負荷に対しても、瞬時に適切な電力を供給できるような、俊敏且 つ的確な応答特性が求められる。

[0003]

計 算 機 の 世 界 で は 、 高 い 電 力 変 換 効 率 が 好 ま れ て 、 P W M 制 御 の ス イ ッ チ ン グ 電 源 が 使 われている。PWM制御自体はアナログの回路で実現されている。しかし、前述のように 、負荷の要求が厳しくなってきていることに対応するため、PWM制御をデジタルで実現 しようとする動きが広がってきている。

非特許文献1に、その一例を示す。

[0004]

【 非 特 許 文 献 1 】 竹 上 栄 治 , 樋 口 幸 治 , 中 野 和 司 , 富 岡 聡 , 渡 辺 一 史 , " 二 次 モ デ ル 実 現 近似的2 自由度ディジタル積分形制御器によるDC-DC コンバータのロバスト制御",電子 情 報 通 信 学 会 論 文 誌 C, Vo I . J88 - C, No . 9, pp . 724 - 736 (2005 年 9 月) .

【発明の開示】

10

20

30

40

【発明が解決しようとする課題】

[0005]

デジタル制御電源を実現する際に、PWM信号の分解能が問題となる。負荷の変動に対して適切なスイッチング制御ができないと、本来安定して出力されるべき電圧が変動してしまい、負荷の動作が保障できなくなってしまうからである。

発明者がシミュレーションを行った結果、デジタルPWM制御を実現するための、デジタルPWM信号発生器には、最低でも12ビットの分解能を必要とし、20psecの単位でPWM信号を形成できる必要があることが判っている。20psecとは、周波数に換算すると50GHzに相当する。

[0006]

50GHzという超高周波は、容易に生成できるものではない。そこで、バッファ遅延回路という技術で、微小な遅延を実現する技術が知られている。しかし、この技術でも、微小な遅延を実現しようとすればするほど、消費電力が増大し、実用に耐えないといわれている。また、バッファ遅延回路を12ビット分の数用意すると、その回路規模は膨大になってしまう。

[0007]

本発明はかかる点に鑑みてなされたものであり、少ない回路規模及び消費電力を実現し、集積回路の実装に好適な、デジタルPWM回路のための可変遅延回路を提供することを目的とする。

【課題を解決するための手段】

[00008]

上記課題を解決するために、本発明の可変遅延回路は、第一のバイアス電圧で第一の遅延時間が設定され、複数直列接続される第一バッファ遅延素子と、前記第一バッファ遅延素子の各タップを選択する第一マルチプレクサと、前記第一マルチプレクサの出力が入力端子に接続され、前記第一のバイアス電圧とは異なる第二のバイアス電圧で前記第一バッファ遅延素子とは異なる第二の遅延時間が設定され、複数直列接続される第二バッファ遅延素子と、前記第二バッファ遅延素子の各タップを選択する第二マルチプレクサと、数値入力を受けて前記第一マルチプレクサ及び前記第二マルチプレクサに前記第一の遅延時間と前記第二の遅延時間の最大公約数の遅延時間を分解能とするアドレスを出力するデコーダとよりなるものである。

[0009]

本発明では、先ず第一バッファ遅延素子と、第二バッファ遅延素子とをそれぞれ複数直列接続する。それら直列接続されたバッファ遅延素子に対し、それぞれのタップを取り出すマルチプレクサを接続する。

そして、第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が 生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせ を、デコーダからマルチプレクサへアドレスデータを与えて、実現する。

【発明の効果】

[0010]

本発明により、少ない回路規模及び消費電力を実現し、集積回路の実装に向いている、 デジタルPWM回路のための可変遅延回路を提供できる。

【発明を実施するための最良の形態】

[0011]

以下、本発明の実施の形態を、図1~図13を参照して説明する。

[0 0 1 2]

図 1 は、本発明の実施形態の例である、スイッチング電源装置のブロック図である。 直流電源 1 0 2 のプラス側端子には、スイッチングのための N チャネル型 F E T 1 0 3 のドレインが接続されている。 F E T 1 0 3 のソースにはコイル L 1 0 4 とコンデンサ C 1 0 5 よりなる平滑回路が接続され、その後に負荷 1 0 6 が接続されている。

負荷106の端子間電圧はA/D変換器107によりデータ化される。A/D変換器1

20

10

30

40

07が出力する電圧データは、加算器108に入力される。加算器108は参照電圧データ109との差を演算し、電位差データを出力する。電位差データはデジタル信号処理器("Digital Signal Processor"以下「DSP」)110に入力される。DSP110はスイッチング制御、すなわちPWM制御のための、オン時間を指定するデータを算出する演算処理を行い、PWM制御データを出力する。

[0013]

PWM制御データはデジタルパルス幅変調("Digital Pulse Width Modulation"以下「DPWM」)回路111に入力される。 DPWM回路111は、PWM制御データをPWM波に変換する。つまり、PWM制御データに比例したデューティ比のPWM信号を発生する。

D P W M 回路 1 1 1 から出力される P W M 波は、ドライバ 1 1 2 によって電圧増幅される。この電圧信号は、 F E T 1 0 3 のゲートをオン / オフ制御する。

[0014]

発明者が実施したシミュレーションの結果では、実用的なDPWM回路は、最低でも12ビットの分解能を必要とすることがわかっている。

本実施形態では、一例として 1 3 ビットの D P W M 回路を実現するための技術を開示する。

[0015]

図 2 は D P W M 回路 1 1 1 のブロック図である。

DPWM回路111は、二つのデジタル時間変換器("Digital to Time Converter"以下「DTC」)を直列に接続し、その出力信号をORゲート202で合成している。

DSP110から出力される13ビットのPWM制御データは、上位3ビットと下位10ビットに分割される。

[0016]

下位10ビットのデータは、微DTC204に入力される。微DTC204は、システムクロック f_{CLK} と粗DTC203が出力するPWM波を得て、0~10nsecまでの遅延を、粗PWM波に与える。

粗DTC203が出力する粗PWM波と、微DTC204が出力する微細な遅延を伴う粗PWM波は、それぞれORゲート202に入力される。ORゲート202からは、粗DTC203と微DTC204の出力を合成した、合成PWM波が出力される。

[0 0 1 7]

図3は粗DTC203のブロック図である。

3 ビットのカウンタ 3 0 2 は f $_{C$ L $_{K}}$ を計数すると共に、 f s の立ち上がリエッジでリセットされる。つまり、このカウンタ 3 0 2 は 0 から 7 までの値を f $_{C}$ $_{L}$ $_{K}$ のタイミングで出力するループカウンタである。

カウンタ302の出力と、DSP110の上位3ビットのデータは、それぞれデジタル比較器303に入力される。デジタル比較器303は、カウンタ302の出力がDSP110の上位3ビットのデータを越えた時に論理の真から偽になり、出力波形が立ち下がる

カウンタ302の出力信号はDフリップフロップ(以下「D-FF」)304のD端子に入力される。D-FF304はカウンタ302の出力信号とf_{cLK}の立ち下がりを同期させて、ジッタを除去するために設けられている。

[0018]

図 4 (a)、(b)及び(c)は f $_{C}$ $_{L}$ $_{K}$ と f s と粗 D T C 2 0 3 の出力信号の関係を示すタイムチャートである。

図 4 (a)及び(b)を参照するとわかるように、 1 0 0 M H z の f _{C L K} を 8 分周すると、 1 2 . 5 M H z の f s が得られる。

10

20

30

40

10

20

30

40

50

 f_{CLK} の1周期は10 n s e c である。カウンタ302は、0 から7までを計数するので、図4(c)に示すように、0 n s e c から10 n s e c 単位で最大70 n s e c までの P W M 波を生成する。

[0019]

図5は微DTC204のブロック図である。

DSP110から出力されるデータのうち、下位10ビットのデータは、ROMよりなるデコーダ502に入力される。デコーダ502は下位10ビットデータの入力を受けて、第一可変ディレイ部503及び第二可変ディレイ部504にある第一マルチプレクサ505及び第二マルチプレクサ506にアドレスデータを供給する。第一マルチプレクサ505及び第二マルチプレクサ506はアドレスデータを受けて、直列接続されている複数のバッファ遅延素子のうちの一つの出力端子を選択する。なお、デコーダ502は第一マルチプレクサ505及び第二マルチプレクサ506に対し、基本的には夫々異なるアドレスデータを供給する。

[0020]

第一可変ディレイ部 5 0 3 と第二可変ディレイ部 5 0 4 は、どちらも基本的には全く同じ構成である。複数のバッファ遅延素子が直列接続され、その入力端子と出力端子がマルチプレクサに接続されている。

第一可変ディレイ部 5 0 3 の、第一バッファ遅延素子 5 0 7 の最初の入力端子には、粗 D T C 2 0 3 から出力される P W M 波信号 C L K inが入力される。第一バッファ遅延素子 5 0 7 はそれぞれ全く同じ回路構成であり、その遅延時間はバイアス電圧にて制御されている。

[0021]

第一可変ディレイ部 5 0 3 の第一バッファ遅延素子 5 0 7 に供給されるバイアス電圧は、第一遅延ロックループ回路("De lay Locked Loop"以下「 D L L 」) 5 0 8 によって生成される。

第一DLL508は、周知の遅延素子よりなるPLLである。第一可変ディレイ部503の第一バッファ遅延素子507と全く同じ回路構成である第一バッファ遅延素子509が所定の数だけ直列接続された入力端子側に、f_{CLK}が供給される。そして、第一バッファ遅延素子509の出力とf_{CLK}が位相比較器510に入力される。位相比較器510の出力はローパスフィルタ(以下「LPF」)511を通じて第一バッファ遅延素子507のバイアス電圧として供給される。

[0022]

このように構成されたDLLは、直列接続された複数のバッファ遅延素子が、f_{cLK}を1周期遅らせるように動作する。したがって、バッファ遅延素子の数が増えれば増えるほど、バッファ遅延素子の遅延時間を短くすることができる。また、DLLは集積回路の製造プロセスのばらつきや動作温度等の不安定要素に対しても、入力されるクロックf_{cLK}を基準として、自律的に正確な制御電圧Vbiasを生成することができる。

[0023]

第二可変ディレイ部 5 0 4 の、第二バッファ遅延素子 5 1 2 の最初の入力端子には、第一可変ディレイ部 5 0 3 から出力される遅延された P W M 波信号が入力される。先に説明した第一可変ディレイ部 5 0 3 と同様に、第二バッファ遅延素子 5 1 2 の遅延時間は、第二 D L L 5 1 3 が生成するバイアス電圧によって制御される。

[0024]

図 6 (a)、(b)、(c)、(d)及び(e)は、バッファ遅延素子のシンボルと、内部構成と、回路の一例を示す図である。

図 5 に示したバッファ遅延素子は、図 6 (a) に示すようなシンボルで表現されている。このバッファ遅延素子の内部は、図 6 (b) に示すように、バイアス電圧で遅延時間を制御されるNOTゲート 6 0 3 が直列接続されている。

[0 0 2 5]

図 6 (c)、(d) 及び(e) は具体的な N O T ゲート 6 0 3 の回路例である。

図 6 (c)は、二つの F E T 6 0 4 及び 6 0 5 が C - M O S F E T (Complementary MOS FET) を構成している。この、二つの F E T 6 0 4 及び 6 0 5 の出力側(ドレイン)に電圧 V b i a s を印加したコンデンサ C 6 0 6 を接続する。ドレインからコンデンサ C 6 0 6 に対する充放電によって、入力される矩形波のエッジに遅延が生じる。したがって、この回路では遅延時間は V b i a s で調節できる。

[0026]

図6(d)は、C-MOS FETを構成する二つのFET607及び608の出力側(ドレイン)に、電圧Vbiasを印加したFET609を通じて、接地されたコンデンサC610を接続したものである。コンデンサC610への充放電の電流制御がFET609によって調節されることにより、遅延が生じる。つまり、FET609は可変抵抗の役割を果たしている。したがって、この回路でも遅延時間はVbiasで調節できる。

[0027]

図6(e)は、C-MOS FETを構成する二つのFET611及び612の両端のソースに、更にFET613及び614を接続し、それぞれのFETのゲートをVbiaspとVbiasnで制御している。C-MOS FETのソース・ドレイン間を流れる電流を追加した二つのFETで制御することで、遅延が生じる。つまり、この回路では遅延時間はVbiaspとVbiasnで調節できる。

[0028]

ここで、図6(c)、(d)及び(e)に開示した、微小な遅延時間を実現するNOTゲート603は、その回路構成に起因して、遅延時間を短くすればするほど、消費電力が増える傾向にある。

一例として、図6(d)の回路で説明する。コンデンサ C 6 1 0 の充放電の時間を短くするには、可変抵抗の役目を担う F E T 6 0 9 が形成する抵抗が小さくなる必要がある。抵抗値が小さいということは、その抵抗に流れる電流が多いことを意味する。そして電流の増加は回路の発熱として現れる。このような回路を集積回路に実装すると、集積回路全体に悪影響を及ぼす。

[0029]

バッファ遅延素子の遅延時間を明確に決定するために、マルチプレクサを構成するバッファ遅延素子と、DLLを構成するバッファ遅延素子は、同じ回路構成であることが好ましい。

図5の場合では、第一マルチプレクサ505の第一バッファ遅延素子507と、第一DLL508の第一バッファ遅延素子509が、同じ回路構成であることが好ましい。同様に、第二マルチプレクサ506の第二バッファ遅延素子512と、第二DLL513の第二バッファ遅延素子514が、同じ回路構成であることが好ましい。

[0030]

図 7 (a) 及び (b) と、図 8 (c) 及び (d) は、微 D T C 2 0 4 の動作原理を示す図である。

図 7 (a) では、第一マルチプレクサ 5 0 5 が C L K inを直接選択し、第二マルチプレクサ 5 0 6 が三つ目の第二バッファ遅延素子 5 1 2 の出力を選択している。このときの遅延時間は、 1 x 0 + 2 x 3 である。なお、 1 は第一バッファ遅延素子 5 0 7 の遅延時間、 2 は第二バッファ遅延素子 5 1 2 の遅延時間である。

図7(b)では、第一マルチプレクサ505が一つ目の第一バッファ遅延素子507の出力を選択し、第二マルチプレクサ506が二つ目の第二バッファ遅延素子512の出力を選択している。このときの遅延時間は、 1×1+ 2×2である。

図8(c)では、第一マルチプレクサ505が二つ目の第一バッファ遅延素子507の出力を選択し、第二マルチプレクサ506が一つ目の第二バッファ遅延素子512の出力を選択している。このときの遅延時間は、 1×2+ 2×1である。

図8(d)では、第一マルチプレクサ505が三つ目の第一バッファ遅延素子507の出力を選択し、第二マルチプレクサ506が第一マルチプレクサ505の出力を直接選択している。このときの遅延時間は、 1 × 3 + 2 × 0 である。

10

20

30

40

[0031]

ここで、図 7 (a) の遅延時間の式と、図 7 (b) の遅延時間の式を見比べると、図 7 (b) では 1 が一つ増えると共に、 2 が一つ減っている。つまり、 (1 × 1 + 2 × 2) - (1 × 0 + 2 × 3) = 1 - 2 の差が生じている。

ここで、 1 > 2 であれば、図7(a)と図7(b)との間で、 1 - 2 の分だけ、遅延が生じている。同様に、図7(b)から図8(c)へ、そして図8(d)と、夫々の間でも、 1 - 2 の分だけ、遅延が生じている。つまり、二つの異なる遅延時間が設定されているバッファ遅延素子の、遅延時間の差で、微DTC204全体の遅延量を制御することができるのである。

[0032]

ところで、図7(a)の状態では、 2 × 3 の遅延が既に生じている。これは、微DTC 2 0 4 全体のオフセット遅延であり、DPWM回路111全体の応答遅延として現れる。但し、このオフセット遅延は回路全体から見ると微小な遅延であると共に、微DTC 2 0 4 が生成する遅延は相対的なものなので、回路全体の動作には殆ど影響しない。

[0033]

図 7 と図 8 では、極めて簡単な例として、マルチプレクサでバッファ遅延素子を順番に繋ぎ換えた場合の例を示した。

しかし、本実施形態では10ビットの分解能を実現したい。10ビットとは、0から1 023までの数値である。このような数を、先に示した方法で実現しようとすると、バッファ遅延素子を二千個以上設けなければならない。

そこで、拡張ユークリッド互除法を応用した、バッファ遅延の選択方法を実施する。

[0034]

周知のように、拡張ユークリッド互除法とは、二つの数×とyの最大公約数をGCD(×,y)として、ax+by=GCD(×,y)となる、整数aとbを効率よく計算する方法である。この考え方を応用する。

×に遅延時間 1、yに遅延時間 2を設定する。そして、

- ・ a ₁ x + b ₁ y = G C D (x , y) を満たす a ₁ と b ₁ 、
- ・ a ₂ x + b ₂ y = 2 G C D (x , y) を満たす a ₂ と b ₂ 、
- ·a₃ x + b₃ y = 3 G C D (x, y) を満たすa₃ と b₃、

. . .

- ・a n x + b n y = n G C D (x , y) を満たすa n と b n を、求める。
- a n と b n の組は、複数の組み合わせが得られる。その組み合わせの中で、最も小さい数になる組み合わせを見出す。

このように微DTC204を構成することにより、二つのバッファ遅延素子の最大公約数を分解能とする、微DTC204を実現することができる。

[0035]

a n と b n の計算方法は特に問わない。夫々に整数を順番に代入して計算し、その結果を保持しておき、最終的に得られた組み合わせの中から最良の値のものを取り出す、というやり方で十分である。

演算結果はROMよりなるデコーダ502回路に書き込まれて用いられる。

[0036]

図9は、二つのバッファ遅延素子の遅延時間の最大公約数を分解能とする微DTC20 4の一例を示すブロック図である。なお、DLLやORゲート202は省略している。

第一バッファ遅延素子 5 0 7 の遅延時間 1 は 1 6 0 p s e c であり、バッファ遅延素子の数は 3 8 個である。

第二バッファ遅延素子 5 1 2 の遅延時間 2 は 2 9 0 p s e c であり、バッファ遅延素子の数は 4 4 個である。

第一バッファ遅延素子507の14個目の出力と、第二バッファ遅延素子512の7個

10

20

30

40

目の出力を、基準位置とする。基準位置はバッファ遅延素子の数を「0」と設定する。

[0037]

以下、第一マルチプレクサ505及び第二マルチプレクサ506の動作を説明する。

- ・遅延量 0 の時は、第一マルチプレクサ 5 0 5 は基準位置である「 0 」を、第二マルチプレクサ 5 0 6 は基準位置である「 0 」を、夫々選択する。
- ・遅延量 1 の時は、第一マルチプレクサ 5 0 5 は「 9 」個を、第二マルチプレクサ 5 0 6 は「 5 」個を、夫々選択する。このときの遅延時間は
- 9 1 + 5 2 = 9 x 1 6 0 + 5 x 2 9 0 = 1 0 (psec) である。
- ・遅延量 2 の時は、第一マルチプレクサ 5 0 5 は「 1 1 」個を、第二マルチプレクサ 5 0 6 は「 6 」個を、夫々選択する。このときの遅延時間は
- 1 1 1 6 5 2 = 1 1 x 1 6 0 6 x 2 9 0 = 2 0 (psec)

[0038]

以下同様に、以下のようなバッファ遅延の段数を、マルチプレクサに与える。

遅延量 0 のとき、第一マルチプレクサ 5 0 5 = 0 、第二マルチプレクサ 5 0 6 = 0 、遅 延時間 = 0 p s e c 、

遅延量 1 のとき、第一マルチプレクサ 5 0 5 = - 9 、第二マルチプレクサ 5 0 6 = 5 、 遅延時間 = 1 0 p s e c 、

遅延量 2 のとき、第一マルチプレクサ 5 0 5 = 1 1 、第二マルチプレクサ 5 0 6 = - 6 、遅延時間 = 2 0 p s e c 、

遅延量 3 のとき、第一マルチプレクサ 5 0 5 = 2 、第二マルチプレクサ 5 0 6 = - 1 、 遅延時間 = 3 0 p s e c 、

遅延量 4 のとき、第一マルチプレクサ 5 0 5 = - 7 、第二マルチプレクサ 5 0 6 = 4、 遅延時間 = 4 0 p s e c 、

. . .

遅延量1023のとき、第一マルチプレクサ505=15、第二マルチプレクサ506= 27、遅延時間=10230psec

[0039]

以上のように、微DTC204は10psec単位の分解能で、遅延時間を設定することができる。10psecとは、周波数100GHzに相当する。すなわち、本実施形態の微DTCは、100MHzのシステムクロックで周波数100GHzに相当する分解能を得ることができるのである。

[0040]

上記の遅延量とバッファ遅延の段数の関係を、ROMよりなるデコーダ502に書き込む。すると、DSP110から与えられる下位10ビットの値に従って、第一マルチプレクサ505及び第二マルチプレクサ506に夫々バッファ遅延素子を選択するアドレスデータが出力される。

[0041]

図6にて説明したように、バッファ遅延素子単体で微小な遅延時間を実現しようとすると、回路全体の消費電力の増大を招く。しかし、上述した、二つのバッファ遅延素子の遅延時間同士の最大公約数を分解能とする、本実施形態の方式を採用すれば、消費電力の少ない、長い遅延時間のバッファ遅延素子同士の最大公約数の遅延時間が、分解能として得ることができる。つまり、消費電力が少ないながら、微小な遅延時間の生成を可能とする、高分解能のDTCを実現することができる。そして、本実施形態のDTCの回路構成は極めて単純であると共に、バッファ遅延素子の数も従来技術と比較して極めて少ない数で済む。

[0042]

前述の図 5 及び図 9 では、マルチプレクサとバッファ遅延素子の組み合わせよりなる可変ディレイ部が、第一可変ディレイ部 5 0 3 と第二可変ディレイ部 5 0 4 の、二段構成となっていた。これを、三段構成にすることもできる。

20

10

30

40

図 1 0 は微 D T C 2 0 4 のブロック図である。図 9 との違いは、可変ディレイ部が三段 構成になっている点である。

第 一 可 変 デ ィ レ イ 部 1 0 0 2 は 遅 延 時 間 1 6 0 p s e c の 第 一 バ ッ フ ァ 遅 延 素 子 1 0 0 3が13個直列接続されている。基準位置は5個目である。

第二可変ディレイ部 1 0 0 4 は遅延時間 7 3 0 p s e c の第二バッファ遅延素子 1 0 0 5が16個直列接続されている。基準位置は1個目である。

第 三 可 変 ディ レ イ 部 1 0 0 6 は 遅 延 時 間 2 9 0 p s e c の 第 三 バ ッ フ ァ 遅 延 素 子 1 0 0 7が11個直列接続されている。基準位置は4個目である。

デコーダ 1 0 0 8 は、第一マルチプレクサ 1 0 0 9 、第二マルチプレクサ 1 0 1 0 及び 第三マルチプレクサ1011にそれぞれアドレスデータを供給する。

[0043]

図 1 0 の 微 D T C 2 0 4 の バッファ 遅 延 段 数 も 、 図 9 に 示 し た 内 容 と 実 質 的 に は 同 じ で

以下のようなバッファ遅延の段数を、各々のマルチプレクサに与える。

遅延量0のとき、第一マルチプレクサ1009=0、第二マルチプレクサ1010=0 、 第 三 マ ル チ プ レ ク サ 1 0 1 1 = 0 、 遅 延 時 間 = 0 p s e c 、

遅延量1のとき、第一マルチプレクサ1009=1、第二マルチプレクサ1010=-1、第三マルチプレクサ1011=2、遅延時間=10psec、

遅延量 2 のとき、第一マルチプレクサ 1 0 0 9 = 1 、第二マルチプレクサ 1 0 1 0 = 1 、第三マルチプレクサ 1 0 1 1 = - 3 、遅延時間 = 2 0 p s e c 、

遅延量 3 のとき、第一マルチプレクサ 1 0 0 9 = 2 、第二マルチプレクサ 1 0 1 0 = 0 、 第 三 マ ル チ プ レ ク サ 1 0 1 1 = - 1 、 遅 延 時 間 = 3 0 p s e c 、

遅延量4のとき、第一マルチプレクサ1009=3、第二マルチプレクサ1010=-1、第三マルチプレクサ1011=1、遅延時間=40psec、

遅延量1023のとき、第一マルチプレクサ1009=1、第二マルチプレクサ101 0 = 1 3 、第三マルチプレクサ 1 0 1 1 = 2 、遅延時間 = 1 0 2 3 0 p s e c

[0044]

図11は、二段構成の微DTC204の設計を示すグラフである。

グラフの横軸は、第二バッファ遅延素子512の遅延時間を、第一バッファ遅延素子5 0 7 の遅延時間と第二バッファ遅延素子 5 1 2 の遅延時間との最大公約数で割った値であ る。 先 の 図 9 の 場 合 で は 2 9 0 p s e c ÷ 1 0 p s e c = 2 9 で あ る。 これ は 言 い 換 え れ ば「基数」である。

グラフの縦軸は、バッファ遅延素子の総数である。

このグラフでは、 2/ 1=1.8として設計した場合の、シミュレーションを示し ている。

演算の結果、二段構成の場合では、 1/ =16、 2/ =29の場合が、最もバ ッファ遅延素子の総数を少なくすることができることがわかった。

ax+by=GCD(x,y)という式は、不定方程式である。したがって、xもyも 任意の値を採り得る。ただ、xとy、つまり遅延時間の基となる基数は、何でも良いとい う訳ではない。その値の採り方次第で、バッファ遅延素子の数が大幅に上下してしまう。 本実施形態の微DTC204を集積回路として実装する際、できるだけ回路規模を小さ

くすることが求められる。そのとき、図11のようなシミュレーションを行うことで、微 DTC204の最適な設計ができる。

[0046]

図 1 2 は、 微 D T C 2 0 4 の 段 数 の 設 計 を 示 す グ ラ フ で あ る 。

グラフの横軸は、入力されるビット数を示す。

グラフの縦軸は、バッファ遅延素子の総数を示す。

二段構成の場合よりも、三段構成の場合の方が、格段にバッファ遅延素子の総数を少な

20

10

30

40

くできることが判る。

三段構成と四段構成とを比較すると、殆ど差がないことも判る。そして、この場合、三 段構成と四段構成とでは、DLLの数が四段構成の方が多くなるので、却ってバッファ遅 延素子の数が増えてしまう。

[0047]

本実施形態には、以下のような応用例が考えられる。

(1) バッファ遅延素子毎にマルチプレクサを設けることができる。

図13は、微DTCのブロック図である。但し、DLLの表記は省略している。

マルチプレクサ1304a、1304b及び1304cは、入力される信号に対して第 ーバッファ遅延素子1302を通すか否かを切り換える。

同様に、マルチプレクサ1304d、1304e及び1304fは、入力される信号に 対 し て 第 二 バ ッ フ ァ 遅 延 素 子 1 3 0 3 を 通 す か 否 か を 切 り 換 え る 。

この場合、デコーダ 1 3 0 5 がバッファ遅延素子のオン / オフの選択を任意に設定するこ とができるので、集積回路のプロセス処理のばらつきに起因する、バッファ遅延素子の遅 延時間のばらつきを最小限に抑止することが期待できる。

[0048]

本実施形態においては、スイッチング電源装置に用いられる微DTCの技術内容を開示 した。

システムクロックよりも高分解能のDTCを、低消費電力、且つ最小の回路規模で、実 現することができる。

本実施形態の微DTCの回路構成は単純であるので、集積化に向いている。

以上、本発明の実施形態例について説明したが、本発明は上記実施形態例に限定される ものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の 変形例、応用例を含むことは言うまでもない。

【図面の簡単な説明】

[0050]

- 【図1】本発明の実施形態の例である、スイッチング電源装置のブロック図である。
- 【図2】DPWM回路のブロック図である。
- 【図3】粗DTCのブロック図である。
- 【図4】 f _{C L K} と f s と粗 D T C の出力信号の関係を示すタイムチャートである。
- 【図5】微DTCのブロック図である。
- 【図6】バッファ遅延素子のシンボルと、内部構成と、回路の一例を示す図である。
- 【図7】微DTCの動作原理を示す図である。
- 【図8】微DTCの動作原理を示す図である。
- 【図9】二つのバッファ遅延素子の遅延時間の最大公約数を分解能とする微DTCの一例 を示すブロック図である。
- 【図10】微DTCのブロック図である。
- 【図11】二段構成の微DTCの設計を示すグラフである。
- 【図12】微DTCの段数の設計を示すグラフである。
- 【図13】微DTCのブロック図である。

【符号の説明】

[0051]


102... 直流電源、103... FET、L104... コイル、C105... コンデンサ、10 6 ... 負 荷 、 1 0 7 ... A / D 変 換 器 、 1 0 8 ... 加 算 器 、 1 0 9 ... 参 照 電 圧 デ ー タ 、 1 1 1 ... DSP、112... DPWM回路、113... ドライバ、202... ORゲート、203... 粗D TC、204… 微DTC、302…カウンタ、303… デジタル比較器、304…D-F F、 5 0 2 ... デコーダ、 5 0 3 ... 第一可変ディレイ部、 5 0 4 ... 第二可変ディレイ部、 0 5 ... 第 一 マ ル チ プ レ ク サ 、 5 0 6 ... 第 二 マ ル チ プ レ ク サ 、 5 0 7 、 5 0 9 ... 第 一 バ ッ フ ァ遅延素子、508...第一DLL、510、515...位相比較器、511、516...LP 10

20


30

40

F、512、514…第二バッファ遅延素子、513…第二DLL、603…NOTゲート、604、605、607、608、609、611、612、613、614…FET、C606、C610…コンデンサ、1002…第一可変ディレイ部、1003…第一バッファ遅延素子、1004…第二可変ディレイ部、1005…第二バッファ遅延素子、1006…第三可変ディレイ部、1007…第三バッファ遅延素子、1008…デコーダ、1009…第一マルチプレクサ、1011…第三マルチプレクサ




【図3】




<u>203</u> 粗DTC


【図4】




【図5】



【図6】





【図7】




【図8】


(c)









【図9】




【図10】




【図11】



【図12】



【図13】



フロントページの続き

(72)発明者 森 偉文樹

群馬県桐生市天神町1丁目5番1号 国立大学法人群馬大学内

(72)発明者 山田 佳央

群馬県桐生市天神町1丁目5番1号 国立大学法人群馬大学内

(72)発明者 光野 正志

群馬県桐生市天神町1丁目5番1号 国立大学法人群馬大学内

(72)発明者 小堀 康功

群馬県桐生市天神町1丁目5番1号 国立大学法人群馬大学内

F ターム(参考) 5J001 AA05 BB00 BB05 BB09 BB12 BB13 BB14 BB21 CC03 DD06 DD08