# 半導体デバイスモデリング技術

#### ○香積 正基 ○ 戸塚拓也 青木均 築地伸和 東野将司 小林 春夫(群馬大学)

群馬大学大学院 理工学府 電子情報・数理教育プログラム専攻 小林研究室

GunmaUniversity KobayasiLab

1

# OUTLINE

- 研究背景
- MOSFETの高信頼性モデル
- LDMOSの高信頼性モデル
- ・IGBTの高精度マクロモデル
- まとめ

# OUTLINE

## • 研究背景

- MOSFETの高信頼性モデル
- LDMOSの高信頼性モデル
- ・IGBTの高精度マクロモデル
- まとめ

モデリング

・モデル:

方程式や等価回路により動作を表現

・モデリング: 方程式の中には多くの変数(パラメータ)がありプロセス・ デバイスに応じて変化 そのパラメータを実測データを用い抽出・最適化し、高速 かつ高精度化

モデリングの重要性

信頼性試験 : コストや時間がかかる

回路設計者がシミュレーション段階で 予測できることによって回避可能

#### 回路シミュレーションを行う際 実際の回路動作にどれだけ近づけるかが重要



・近年、ますますプロセスの微細化が進む



- ▶ 集積回路の小型化
- ▶ 高速化
- ▶ 低消費電力

<u>デメリット</u>

- ▶ 製造時の特性ばらつき
- ▶ 回路の比精度の劣化
- ▶ ノイズの増大



MOSFETの簡易構造図

#### デジタル回路に恩恵

#### アナログ回路設計を困難

微細化が進むにつれMOSトランジスタの経時・温度劣化による 影響が大きくなるため高信頼性モデルの作成は重要



事前解析できる環境が必要

横方向拡散MOS Laterally Diffused MOS(LDMOS)



・ドレイン-ゲート間の電界強度緩和する構造
 ・耐圧が高く(~数十ボルト程度),オン抵抗が低い

LDMOSの使用用途: DC/DCコンバータの出力段 携帯基地局用のパワーアンプなど LDMOSの構造図[1]

低電圧領域で用いるMOSトランジスタよりも経時・温度劣化は顕著 劣化によるデバイス信頼性が重要な課題

高電界領域で発生するHot Carrier Injection効果
 による劣化(オン抵抗の増加)が支配的



事前解析できる環境が必要

[2] Hisim-HV 2.2.0 User's manual http://home.http://home.hiroshima-u.ac.jp/usdl/HiSIM\_HV/C-Code/HiSIM\_HV\_C.html



高信頼性が求められるアプリケーションに使用されるため、 多くの回路シミュレーションソフトでの事前解析における高精度化は重要

# OUTLINE

## • 研究背景

## MOSFETの高信頼性モデル

## LDMOSの高信頼性モデル

## ・IGBTの高精度マクロモデル

#### まとめ

N-MOSFETの劣化現象

- ・HCI現象
  - (Hot Carrier Injection) 高電界領域で電界加速により チャネルが大きなエネルギーを得ることで 移動度劣化、しきい値電圧の上昇が起こる現象  $V_{GS}$ ゲ-キャリアのトラップが起こる  $V_{DS}$ ドレイン ソース

図1:ホットキャリア

N-MOSFETの劣化現象

・HCI現象

(Hot Carrier Injection) 高電界領域で電界加速により チャネルが大きなエネルギーを得ることで 移動度劣化、しきい値電圧の上昇が起こる現象

・PBTI現象

より支配的であるHCI現象に着目し 特性解析を行う。

(Positive Bias Temperature Instability) 正の電圧ストレスを長時間かけて しきい値電圧が上昇する現象

# HCI現象のモデル

BErkeley Reliability Tools (BERT)のモデル

SPICE上でシミュレートするのに適している 劣化前のDCパラメータを取り込み

シミュレーション上で劣化DC特性を予想する

BERTのモデルをBSIM4に使えるように 2004年にKufluogluとAlamによって開発された <u>RDモデル</u>(Reaction-Diffusion model)を基に開発する



界面トラップ数 $N_{H(0)}N_{it} \approx rac{k_F}{k_R}N_0$ チャネル/酸化膜界面での水素反	N <sub>H(0)</sub> N <sub>it</sub> k <sub>F</sub> k <sub>R</sub> N <sub>0</sub>	界面における水素濃度の初期値 界面トラップ数 酸化物電界依存フォワード解離速度 アニーリング速度定数 Si-H結合の初期値	定数
$N_{H_x} = k_H N_H^{n_x}$	N <sub>H</sub> k <sub>H</sub> n <sub>x</sub>	体積あたりの水素粒子の濃度 反応定数 水素粒子あたりの水素原子数	

Si-H結合の数より界面トラップ数を算出可能

# DC HCIモデル1

先ほどの3つの式を組み合わせると下式になる

$$N_{it} = \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_X}{1+n_X}} \left(\frac{n_X \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_X}} * t^{\frac{1}{1+n_X}}$$

$D_H$	水素原子の密度
t	時間
$C_{HC}$	<sub>7</sub> 技術依存なパラメータ

界面トラップによる電圧依存特性をしきい値特性カーブのずれで表現

$$\Delta V_{th_{DEGRADATION}} = C_{HCI} \left( \frac{k_F N_0}{k_R} \right)^{\frac{n_X}{1+n_X}} \left( \frac{n_X \pi k_H}{12L} D_H \right)^{\frac{1}{1+n_X}} * t^{\frac{1}{1+n_X}}$$
  
しきい値(BSIM4)

 $V_{th} = VTH0 + \Delta V_{th, \ body\_effect} - \Delta V_{th, \ carge_{sharing}} - \Delta V_{th, \ DIBL} + \Delta V_{th, \ reverse\_short\_cannel} + \Delta V_{th, \ narrow_{width}} + \Delta V_{th, \ small\_size} - \Delta V_{th, \ pocket\_implant} + \Delta V_{th} DEGRADATION$ 

# DC HCIモデル2

・移動度劣化現象のモデル化をVthを用いて実現

#### BSIM4の移動度モデル(MOBMOD=2)

	<i>n</i> — _	00		
	$\mu_{eff} = \frac{1}{1 + (UA + UC * V_{bseff})} \left[\frac{V_{bseff}}{2}\right]$	gsteff <sup>+C</sup>	$\frac{0(VTHO-VFB-\phi_s)}{TOXE} \end{bmatrix}^{EU}$	
U0	キャリア移動度	VFB	フラットバンド電圧	
UA	移動度劣化の一次係数	V <sub>.gsteff</sub>	<i>V<sub>as</sub>-V<sub>th</sub>の</i> 実効値	
UC	移動度劣化の基板効果係数	V <sub>bseff</sub>	実効基板・ソース電圧	
TOXE	電気ゲート酸化膜厚	Øs	表面電位	
VTH0	ドレイン電圧がゼロにおけるしきい値電圧	$\overline{C_0}$	定数でnMOSの場合2.0	

$$\Delta V_{th_{DEGRADATION}} = C_{HCI} \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_\chi}{1+n_\chi}} \left(\frac{n_\chi \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_\chi}} * t^{\frac{1}{1+n_\chi}}$$



シミュレーション条件

## 製作したTEG

- ・90nmプロセスを用いたnチャネルMOSFET
- シミュレーションに用いるデバイス
- ・Large チャネル幅 10.0µm チャネル長 10.0µm
- 劣化させる環境
- ・65nmのデバイスの実験データ

をもとにパラメータ劣化させる

- ・温度 300.15K
- ·劣化時間 1000秒

# Large $I_D - V_{GS}$



# Large $I_D - V_{DS}$



# <u>劣化測定結果:</u>/<sub>DS</sub>-V<sub>GS</sub> 18 • 80°C,V<sub>DS</sub>=1.2V,V<sub>GS</sub>=1.0V • デバイスサイズ L0.2um W5um Fresh



# MOSFETの高信頼性モデルまとめ

- ・HCI現象を用いて界面トラップによる しきい値特性カーブのずれをSPICEモデルに代入, 移動度劣化現象をモデル化し、劣化シミュレーションを開発
- ・TEGを用いてフレッシュ状態のモデルパラメータを抽出 シミュレーション上で劣化DC特性を示した
- ・実測から、劣化モデルを適用できることを確認した

## OUTLINE

## • 研究背景

MOSFETの高信頼性モデル

## LDMOSの高信頼性モデル

## ・IGBTの高精度マクロモデル

#### まとめ

横方向拡散MOS Laterally Diffused MOS(LDMOS)

 ・ドレイン-ゲート間の電界強度緩和する構造
 ・耐圧が高く、オン抵抗が低い(~数十ボルト程度)
 ・LDMOSの使用用途: DC/DCコンバータの出力段 携帯基地局用のパワーアンプなど



LDMOSの構造図[1]

低電圧領域で用いるMOSトランジスタよりも経時・温度劣化は顕著 劣化によるデバイス信頼性が重要な課題

・高電界領域で発生するHot Carrier Injection効果 による劣化(オン抵抗の増加)が支配的



事前解析できる環境が必要

[2] Hisim-HV 2.2.0 User's manual http://home.http://home.hiroshima-u.ac.jp/usdl/HiSIM\_HV/C-Code/HiSIM\_HV\_C.html

# HiSIM-HVにおけるドリフト式

Hi-SIM-HVとは



$$R_{drift} = \left(R_{d} + V_{ds} + R_{DVD}\right) \left(1 + \text{RDVG11} - \frac{\text{RDVG11}}{\text{RDVG12}} \cdot V_{gs}\right) \cdot \left(1 - V_{bs} \cdot \text{RDVB}\right) \cdot \left(\frac{\text{LDRIFT1} + \text{LDRIFT2}}{\text{DDRIFT} - W_{dep}}\right)$$
$$R_{d} = \frac{R_{d0}}{W_{eff,LD} \cdot \text{NF}} \left(1 + \frac{\text{RDS}}{\left(W_{gate} \cdot 10^{6} \cdot L_{gated0} \cdot 10^{6}\right)^{\text{RDSP}}}\right)$$
$$R_{d0} = \left(\text{RD} + R_{d0,temp}\right) f_{1} \cdot f_{2}$$

# オン抵抗増加基準モデルの方程式

$$\frac{\Delta R_{on}}{R_{on}} = A_1 \ln\left(1 + \frac{t}{\tau}\right) + A_2 * \ln\left(1 + \frac{1}{\gamma * \tau}\right)$$

$A_1$ , $A_2$ , $\gamma$	フィッテングパラメータ
t	ストレス時間
τ	特性時間

$\alpha \cdot W  \phi_b  \frac{\phi_b}{\Gamma}$	α	フィッテングパラメータ
$\tau = \frac{1}{I_D} \cdot \frac{1}{E_m * \lambda} \cdot e^{E_m \cdot \lambda}$	W	デバイスの幅
	$E_m$	ピーク電界の大きさ
	$\phi_b$	S <sub>i</sub> -O <sub>2</sub> のエネルギー障壁を乗り越えるために
		必要なエネルギー
	λ	キャリアが散乱しエネルギーを失う前に電場に届く平均

$$\lambda = \lambda_0 \cdot \tanh\left(\frac{E_p}{2 \cdot k_B \cdot T_j}\right)$$

En	Si中の光学フォノンエネルギー(0.063 eV)
-p $k_{\rm p}$	ボルツマン定数(8.62*10E-5.eV/K)
$\pi B$	· · · · · · · · · · · · · · · · · · ·
1j 1	
$\Lambda_0$	K=U Cのホットキャリアの半均移動迷度

# LDMOSとオン抵抗の相関

 $R_{drift} = R_{drift,1} + R_{drift,2}$ 

 $R_{drift,1}$ は、ゲート下の蓄積領域  $R_{drift,2}$ は $R_{drift,1}$ 以降にあるドリフト領域及びドレイン端



## オン抵抗モデルの方程式

$$R_{drift.1} = \left(\frac{1}{R_{drift,acc}} + \frac{1}{R_{drift,sh}}\right)^{-1}$$

R <sub>drift,acc</sub>	蓄積領域のオン抵抗
R <sub>drift,sh</sub>	シート抵抗

$$R_{drift,acc} = \frac{L_{FP,eff}}{\left(\mu_{eff}C_{STI}W(V_{GS} - V_{fb})\right)} \begin{bmatrix} C_{STI} & \frac{\epsilon_{ox}}{t_{STI}} \\ t_{oSTI} & STI酸化膜の厚さ \\ L_{FP,eff} & 実行フィールドプレート(L_{FP}) \\ V_{fb} & フィッテングパラメ-タ \end{bmatrix}$$

$$R_{drift,sh} = \frac{L_{FP}}{(q\mu_n N_d W t_{eff})}$$

$$R_{drift,2} = \frac{(L_D - L_{FP})}{(q\mu_n N_d W t_{eff})}$$

## オン抵抗モデルの方程式とHiSIM-HVの相関 26

#### LDMOS構造に対応したオン抵抗式

$$R_{drift.1} = \left(\frac{1}{R_{drift,acc}} + \frac{1}{R_{drift,sh}}\right)^{-1}$$

$$R_{drift,acc} = \frac{L_{FP,eff}}{\left(\mu_{eff}C_{STI}W(V_{GS} - V_{fb})\right)}$$

$$R_{drift,sh} = \frac{L_{FP}}{(q\mu_n N_d W t_{eff})}$$

HiSIM-HV ドリフト領域におけるオン抵抗式  $R_{drift} = (R_{d} + V_{ds} + R_{DVD}) \left(1 + RDVG11 - \frac{RDVG11}{RDVG12} V_{gs}\right) \cdot (1 - V_{bs} \cdot RDVB) \cdot \left(\frac{LDRIFT1 + LDRIFT2}{DDRIFT - W_{dep}}\right)$ 

V<sub>GS</sub>依存があるため HiSIM-HVにおけるRDVG11または、RDVG12を変化させることで表現可能

## オン抵抗モデルの方程式とHiSIM-HVの相関 27

$$R_{drift,2} = \frac{(L_D - L_{FP})}{(q\mu_n N_d W t_{eff})}$$

 $R_{drift,2}$ はドリフト領域及びドレイン端

- LDD層LFP後のドリフト・ドレイン端までの抵抗
- ・この領域が, HCIによって劣化

source gate	drain
buried body to n-well	
$ \begin{array}{c c} & & \\ \hline & & \\ \hline & & \\ R_S & R_{ch} & R_{acc} \end{array} \end{array} \xrightarrow{R_{STI}} \begin{array}{c} R_{drift} \\ \hline & & \\ \hline \end{array} $	RD

- HiSIM-HVではLDDのドレイン端コンタクト抵抗, RD, に相当
- *µ<sub>n</sub>*はInterfacial TrapによるMobility degradationにより劣化

## HiSIM-HVにおけるオン抵抗劣化 RD,RDVG11,RDVG12を用いて表現可能

# 論文データでの劣化抽出

N. Soin.S.S.Shahabudin and K.K.Goh, et al,: "Measurement and Characterization of Hot Carrier Safe Operating Area (HCI-SOA) in 24V n-type Lateral DMOS Transistors",10th IEEE International Conference on Semiconductor Electronics, pp.659-663 (2012) において報告されている直流電流・電圧特性を数値化し, 測定データとした



# 論文データでの劣化抽出

29

RD, RDVG12のみを使用して合わせこんだ RD 1.076m → 1.301m(増加) → 9.081 (増加) RDVG12 6.026



HCI劣化前・劣化後のI<sub>ds</sub> vs V<sub>gs</sub>特性

# 測定に関して

#### **論文データからは劣化した結果しか分からない** →劣化測定を行い劣化時間とパラメータ変化の相互関係を検証

#### **測定条件** I<sub>ds</sub>-V<sub>gs</sub>測定 V<sub>gs</sub>=0~5[V]かつV<sub>ds</sub>=50~150[mV]であり50[mV]ステップ I<sub>ds</sub>-V<sub>ds</sub>測定 V<sub>gs</sub>=2.1~2.5[V] であり0.1[V]ステップかつV<sub>ds</sub>=0~5[V] 温度は室温

#### **ストレスバイアス** V<sub>gs</sub>=2.4[V], V<sub>ds</sub>=2.4[V] 劣化時間は2[h]ごとに1000[h]

# 測定データでの劣化抽出



#### RDと劣化時間の相関関係

RDVG12と劣化時間の相関関係

 $RD_{stress} = A_1 * t_{deg} + RD_{fresh}$  $RDVG12_{stress} = B_1 * t_{deg} + RDVG12_{fresh}$ 

劣化時間 t<sub>deg</sub> RD<sub>fresh</sub>及びRDVG12<sub>fresh</sub> パラメータの初期値 フィッテングパラメータ  $A_{1}, B_{1}$ 

## LDMOSの高信頼性モデルまとめ

- HiSIM-HVとLDMOS構造からドリフト領域における オン抵抗の関係性を示し、HCI劣化による パラメータ変化の予想を立てた
- ・論文データを用いて、予想通り劣化を示せるか検証した
- ・劣化測定を行いパラメータ変化と劣化時間の 関係を調べパラメータを式に置き換えることで 劣化を示すモデルを開発した

## OUTLINE

- 研究背景
- MOSFETの高信頼性モデル
- LDMOSの高信頼性モデル
- ・IGBTの高精度マクロモデル
- まとめ



高信頼性が求められるアプリケーションに使用されるため、 多くの回路シミュレーションソフトでの事前解析における高精度化は重要

# 研究目的



# 提案マクロモデルの新規性



# 抽出·最適化

# 使用したDATA SHEET

## •日立製IGBT MBN1200E33E

#### IGBTのマクロモデルをSPICEに実装

シミュレーション統



キャパシタンス特性



# 従来のモデルの静特性と比較



[1] O. Apeldoom, S. Schmitt, and R.W. De Doncker: "An Electrical Model of a NPT-IGBT Including Transient Temperature Effects Realized with PSpice Device Equations Modeling", IEEE Catalog, No. 97TH8280 pp.223-228 (1997)

# IGBTの高精度マクロモデルまとめ

41

- SPICEシミュレータ用のIGBTのマクロモデルを提案し、データシート からI-V, C-V, トランジェント特性の測定値として使用して、モデルパ ラメータを高精度に抽出
- ・4つの接合ダイオードはIGBTのフリーホイールダイオードや接合容 量を表現するために使用
- シミュレーション結果では移動度および飽和速度の温度効果に関 連したモデルパラメータを抽出することで、高温での静特性、動特 性を正確に表現できている

# OUTLINE

- 研究背景
- MOSFETの高信頼性モデル
- LDMOSの高信頼性モデル
- ・IGBTの高精度マクロモデル
- まとめ

# 全体のまとめ

- 多くの回路設計者が考慮するしきい値や飽和電流などをより高精度にシミュレーションできる環境を目的に研究
- モデリングにより実用性を考慮したシミュレーションの信頼性における
   成果をあげることができた
- ・従来のモデルにHCI効果による劣化モデルを組みこむことでより信頼性の高いシミュレーション環境を開発
- マクロモデルのメリットである基本エレメントの組み合わせによって
   多くのシミュレーション環境に適応した高精度のモデルを開発

質問事項

- ・北陸先端科学技術大学院大学 金子先生
   モデルとモデリングの定義の確認
- 東京工業大学 高橋先生
   モデリングを行い高速化するイメージがわからない
   MOSFETの劣化実験の結果が見えていなかった
   (線が細すぎてわかっていなかったので説明した)
   抽出は自分達で行ったのか

# 質問事項

・中央大学 築山先生
 MOSFETの信頼性モデリングにおいて

$$V_{th_{DEGRADATION}} = C_{HCI} \left(\frac{k_F N_0}{k_R}\right)^{\frac{n_X}{1+n_X}} \left(\frac{n_X \pi k_H}{12L} D_H\right)^{\frac{1}{1+n_X}} * t^{\frac{1}{1+n_X}}$$
$$V_{th_{DEGRADATION}} = A * B * C * t^{\frac{1}{1+n_X}}$$

A,B,Cをフィッテングパラメータとし劣化時間をtにいれて ただパラメータを変化させているだけではないとしたほう がいい