

## 高速入出インターフェース回路ジッタ耐性試験用の ジッタ生成回路の検討

荒船拓也 小澤祐喜 塩田良治<sup>†</sup>

畠山一実 小林春夫

群馬大学 電子情報部門

<sup>†</sup>株式会社ソシオネクスト




# 研究背景

クロックの高周波化やデータ転送速度の高速化



わずかな信号エッジの揺らぎでさえ  
エラーの原因になる



ジッタ耐性試験はますます重要に

**目的：ジッタ耐久試験回路の容易化・高精度化**

## 提案手法

**$\Delta\Sigma$ 変調器と簡易回路**を用いたジッタ耐久試験回路

# ジッタの種類

## ◆ Phase Jitter

- クロックの理想立ち上がりポイントからのずれ


## ◆ Period Jitter

- クロックの理想周期との誤差

## ◆ Long Term Jitter

- あるクロックサイクルから一定時間離れた時点での別のサイクルまでのPeriod Jitter

## ◆ Random Jitter



# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法

## ◆ 回路シミュレータによる検証

## ◆ まとめ

# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法

## ◆ 回路シミュレータによる検証

## ◆ まとめ

# $\Delta\Sigma$ 変調器(変換原理)


## $\Delta\Sigma$ 変調器

### ◆ 特徴



- 小bit数変換
- 高性能変換
- 回路規模が小
- ノイズシェーピング

### ◆ パルス密度

入力信号振幅:大 ⇒ Highの割合多  
 入力信号振幅:小 ⇒ Lowの割合多



アナログ信号



デジタル信号

電圧振幅



$\Delta\Sigma$ 変調器



パルス密度

# $\Delta\Sigma$ 変調器

## $\Delta\Sigma$ 変調器

### ◆ 特徴

- 小bit数変換
- 高性能変換
- 回路規模が小
- ノイズシェーピング

### ◆ パルス密度


入力信号振幅:大 ⇒ Highの割合多  
 入力信号振幅:小 ⇒ Lowの割合多

## デジタル $\Delta\Sigma$ 変調器

### ◆ 変換式

$$v(z) = z^{-1}U(z) + (1 - z^{-1})E(z)$$

$$\left( \begin{array}{l} u[n]: \text{入力信号} \\ v[n]: \text{出力信号} \\ e[n]: \text{量子化ノイズ} \end{array} \right)$$



ソフトウェア上で作製でき、回路規模を抑制

# オーバーサンプリング技術

## 高精度化の条件

$\Delta\Sigma$ 変調器は1つの入力値を  
複数の出力値で表現

1つのジッタを生成するために  
多くのサンプリングが必要




低速度であるが小bitで高精度変換

## 最小時間分解能 $\tau$

- 与えるジッタの分解能
- $\Delta\Sigma$ 変調器の駆動クロックの1周期と等価量

## パルス1周期中の駆動クロック数 $J_{\text{step}}$

- この数値に応じてパルスの基準幅が概ね決定
- 変換精度の指標



# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法


## ◆ 回路シミュレータによる検証

## ◆ まとめ

# 提案ジッタ耐久試験回路

## $\Delta\Sigma$ 変調器+簡易アナログ回路 $\Rightarrow$ 小規模ジッタ生成回路

- ①  $\Delta\Sigma$ 変調器はデジタルで構成できるため、ソフトウェア上で実現
- ② 電流源列の1電流源はDC成分とし、 $\Delta\Sigma$ の出力に非依存
- ③ 出力を帰還することで無駄な消費電力を抑制



## ②DC成分の必要性





入力が最小値に近い場合、 $\Delta\Sigma$ 変調器の出力はLowのみ



Lowのときにも電圧を蓄積  
 $\Rightarrow \Delta\Sigma$ の出力によらず常にパルスを生成可

$$W_{\text{pulse\_ref}} = I_{\text{step}}\tau - \frac{CV_{\text{ref}}}{I_{\text{DC}}}$$


$I_{\text{DC}}$ は基準パルス幅を定義する際に必要な重要なパラメータ



# 帰還部なしの動作

- ①  $\Delta\Sigma$ 変調器はデジタルで構成できるため、ソフトウェア上で実現
- ② 電流源列の1電流源はDC成分とし、 $\Delta\Sigma$ の出力に非依存
- ③ 出力を帰還することで無駄な消費電力を抑制


## 帰還部がないときの動作例



# ③帰還部の必要性

## 【消費電力の低減】



- 出力パルスを検出し、余分な通電を抑制
- D-FFを用いて1周期だけ遅延
- ⇒ 容量の自己放電対策



Delay帰還なし

Delay帰還あり

DC/AC成分低減




## 【放電時間の短縮】

- 放電時間は電圧差が小さい程短い
- 放電時間 $t_C$ が1周期 $\tau$ 内で放電できることが理想

$$t_C \leq \tau_{mar} = \tau$$


放電時間の短縮は動作の高速化へ



# 提案回路の動作例


## 動作

- $\Delta\Sigma$ 変調器の出力に対応して電流が流れる
- 電流を容量で電圧として蓄積
- 蓄積電圧が参照電圧を超えたら、出力が立ち上がる
- クロック信号が入力されて、出力が立ち下がると1周期のパルスが生成される




容量電流

$I_C$




累積電圧

$V_C$



出力パルス

$V_{jitter}$




# シミュレーション条件

シミュレーションソフト

Scilabを使用


検証項目

- 生成されたパルス列
- ジッタ量
- ジッタ量スペクトラム




# ジッタのシミュレーション結果

## ◆生成パルス



## ◆ジッタ量


- 入力波形(赤線)に基づいたジッタ量(青線)



# 重畳したジッタ量のスペクトラム

## ◆ジッタ量スペクトラム

➤ 入力信号の基本周波数: 1kHz



基本周波数成分と比較して、高周波成分の割合が高い  
⇒入力に対するジッタ波形の追従性が悪い  
⇒高い周波成分の除去が必要

# ジッタの特性式

## ジッタの偏移範囲

$$W_{pulse\_ref} \leq \text{jitter} \leq W_{pulse\_max}$$

$$\left( J_{step} \tau - \frac{CV_{ref}}{I_{DC}} \right) \leq \text{jitter} \leq \left( J_{step} \tau - \frac{CV_{ref}}{(I_{DC} + I_{AC})} \right)$$


$$\Delta \text{Jitter} = \frac{I_{AC}}{I_{DC}} \left( \frac{C}{(I_{DC} + I_{AC})} \right) V_{ref}$$

## ジッタの分解能 $J_{step}$

$$J_{step} = f_{sampling} / f_{CLK}$$

ジッタ分解能を高くするなら


- $f_{sampling}$ ; 大きく
- $f_{CLK}$ ; 小さく



各パルスのジッタ量比較図

# ジッタ (high-sampling時)

高サンプリング時




## ジッタ分解能

- 105~153の約50stepの分解能
- Sin波に近いジッタ偏移
- Idcの影響でオフセットを持つ

## 各パルスのジッタ比較

- 最大ジッタ偏移に変化なし
- ジッタ分解能は10倍に
- 発生ジッタは約50step




サンプリング周波数を増やすことでジッタ分解能を向上可

# ジッタスペクトラム (high-sampling時)

## ◆ ジッタ量スペクトラム

- 入力信号の基本周波数: 1kHz



**高周波成分が低減**

⇒ 入力に対するジッタ波形の追従性が改善

⇒ サンプル周波数を上げることは有効

# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法


## ◆ 回路シミュレータによる検証

## ◆ まとめ

# マルチビット $\Delta\Sigma$ ジッタ生成回路

## マルチビット $\Delta\Sigma$ ジッタ生成回路



- 量子化器を複数ビットの量子化器に変更  
⇒ソフトウェア上で作製するため、回路規模に影響なし
- 各電流値は全て統一
- 一電流源はDC成分とする
- 電流源数がbit数必要



# マルチビット方式のジッタ量

$$f_{in} = 1\text{kHz}$$

低サンプリング時



◆高周波成分は大きく低減出来ている

⇒マルチビット化による量子化雑音が低減

◆合計21stepのジッタが出力できたが、Sincのような波形

⇒基本周波数近傍の周波数成分が原因

⇒強いノイズシェーピング特性を持たせれば、改善できる可能性有り

# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法


## ◆ 回路シミュレータによる検証

## ◆ まとめ

# デジタルフィルタ

## FIRフィルタ(LPF)


- 過去の計算を次タームへ活かす方法
- 移動平均の原理



## 移動平均とは？

- 平均区間を移動させながら平均値を計算する計算方法

$$AVR = \frac{x[n] + x[n-1] + x[n-2] + \dots + x[n-k-1]}{k}$$




平均して1つ横に移動をm回繰り返す

k区間の平均

# デジタルフィルタ

## FIRフィルタ(LPF)


- 過去の計算を次タームへ活かす方法
- 移動平均の原理



## 移動平均とは？





- 平均区間を移動させながら平均値を計算する計算方法

$$AVR = \frac{x[n] + x[n-1] + x[n-2] + \dots + x[n-k-1]}{k}$$



離散時間信号をデジタル信号処理することにより、ソフトウェア上でLPFを実現可能

# $\Delta\Sigma$ 変調とデジタルLPF




# 1bit-LPF回路図


## ◆ $\Delta\Sigma$ の出力を電流に変換する際にLPFの機能を付加

- 平均区間の数だけ電流源が必要
- 電流源値を全て統一
- 小容量化可能
- 一電流源はDC成分


4個(平均区間数)用意



# 周波数スペクトラムの確認



- ◆ ジッタ量スペクトラム  
入力信号の基本周波数: 1kHz  
区間数:  $k=4$



**高周波成分が低減**

- ⇒ デジタルフィルタによる高周波成分の低減
- ⇒ 入力に対するジッタ波形の追従性が改善

# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法

## ◆ 回路シミュレータによる検証

## ◆ まとめ

# シミュレーション条件

## 条件

入力電圧 $V_{in}$	: $\pm 1V$
入力周波数	: 1kHz
AC抵抗 $R_{AC}$	: 20k $\Omega$
DC抵抗 $R_{DC}$	: 20k $\Omega$
電圧源 $V_D$	: 10V
参照電圧 $V_{ref}$	: 1.5V
容量 $C$	: 1nF
クロック周波数 $f_{CLK}$	: 100kHz
サンプリング周波数 $f_{sampling}$	: 2MHz


電流源を電圧源と抵抗に変更




容量端電圧が線形特性から非線形特性に

$$\Delta Jitter = \frac{R_{DC}^2}{R_{DC} + R_{AC}} \text{Cln}(1 - V_{ref}/V_D)$$

$$= 1.625 \mu s (\text{推定されるジッタ偏移量})$$



# シミュレーション結果




各パルスに重畳したジッタ量

ジッタ量は1.6us

⇒パルス幅は6.8us~8.4us

⇒導出した式は設計時にジッタ量を  
推定するために有効な式

⇒波形が少し歪んでいる



各パルスに重畳したジッタ量のスペクトラム

基本周波数に対するSFDRは約50dB

⇒マルチビット化やデジタルフィルタにより  
SFDRの向上が期待

# アウトライン

## ◆ ジッタ試験回路の提案

- $\Delta\Sigma$ 変調器
- 提案ジッタ試験回路

## ◆ ジッタ生成の高精度化

- マルチビット化
- 移動平均法

## ◆ 回路シミュレータによる検証

## ◆ まとめ

# PLLと $\Delta\Sigma$ ジッタ生成回路の比較

## ◆PLLジッタ生成回路

- 発生可能ジッタパターン数は有限通り
- アナログ回路成分が多く、回路規模が大きくなりがち
- 外部ノイズの影響により、誤差が発生しやすい

➡ 高精度だが回路が大きくなりがち

## ◆提案ジッタ生成回路

- 発生可能ジッタパターン数は有限であるが、増やすことはできる
- パターンを増やすにつれて回路規模は大きくなる
- デジタル回路成分が多く、回路規模を小さくできる可能性有り
- 外部ノイズに強く、高速応答可能

➡ 高精度且つ回路規模が抑えられる

# 付録

# 歪みの原因

## 動作

- $\Delta\Sigma$ 変調器の出力に対応して電流が流れる
- 電流を容量で電圧として蓄積
- 蓄積電圧が参照電圧を超えたら、出力が立ち上がる
- クロック信号が入力されて、出力が立ち下がると1周期のパルスが生成される


容量電流

 $I_C$ 


累積電圧

 $V_C$ 

出力パルス

 $V_{jitter}$ 

# コンデンサの充電時間



デジタル値毎の充電変化式

$$\left. \begin{array}{l} \text{Digital Value}=0 \quad y = \frac{I_{DC}}{\tau} t \\ \text{Digital Value}=1 \quad y = \frac{I_{AC} + I_{DC}}{\tau} t \end{array} \right\}$$


電流値によって  
充電速度が異なる

AC成分により発生するジッタ量

$$\Delta\tau_{jitter} = \frac{I_{AC}}{I_{AC} + I_{DC}} \tau$$

電流のAC成分の変化が  
比較器の立ち上がり時間に影響

# 定電流でのコンデンサの充電時間



デジタル値毎の充電変化式

$$\left\{ \begin{array}{l} \text{Digital Value}=0 \quad y = \frac{I_{DC}}{\tau} t \\ \text{Digital Value}=1 \quad y = \frac{I_{AC} + I_{DC}}{\tau} t \end{array} \right.$$

電流源をk個から(k+1)個に変更したときの  
ジッタの変化量 $\Delta\tau_{jitter}$

$$\Delta\tau_{jitter} = \frac{kI_{AC}}{kI_{AC} + I_{DC}} \tau$$


電流値が2倍,3倍になっても  
ジッタ増加量は2倍,3倍にならない

# マルチビットLPF回路


## ◆ マルチビット+LPF(移動平均法)

- ユナリ型電流源LPFがbit数の分必要
- 回路面積は比較的大きくなる

$2^2(\text{bit数}) \times 4\text{個}(\text{平均区間数})\text{用意}$



# ジッタ量のシミュレーション結果



- sin波の復元性が高く、歪みもない
  - まだ、量子化雑音が残っている
- ⇒ bit数やサンプリング点数を増やすことで高精度化可能!?

# Q&A

Q.FFTの分解能が低いのでは？

A.取得できるジッタのデータ量が少ないことが原因だと思います。現在ジッタ量をそのまま抽出ができておらず、一度Excelに取り込み、ジッタ量を抽出したうえでフーリエ変換しています。この処理過程でジッタ成分が少なくなってしまう。

今後はジッタ量をそのまま抽出できれば精度良いスペクトラムを見ることができると思います。




Q.評価項目を増やすと新たな特性が得られると思います。時間軸やガウシアン分布で見てみることで、提案回路の特性を別視点で観測できると思います。

A.今後検討したいと思います。

Q.スペクトラム解析も様々あります。サブバンドの解析等も行ってみては？

A.意見を頂きありがとうございます。参考にさせていただきます。

# 周波数スペクトラムの確認



移動平均後に高周波成分が減少している