

基準電流源生成用 改良永田穰電流ミラー回路の設計とその考察

群馬大学 工学部 電気電子工学科
情報通信システム第2 小林研究室
平野 繭



OUTLINE


- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - ├ シミュレーション結果
 - ├ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

OUTLINE

- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - └ シミュレーション結果
 - └ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

研究背景

基準定電流源がアナログICに一つ必要



多くのアナログ集積回路では

電源電圧, 温度変動等に

依存が少ない

基準定電流源が必要

OPアンプ

研究目的



永田穰電流ミラー回路をもとに

簡単な構成で、ある程度精度がよい

電源電圧が変動しても、一定の電流を出力できる回路の設計

永田電流ミラー回路

発明 1966年 永田穰氏




周りの環境の変化に影響されない!!


OUTLINE

- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - ├ シミュレーション結果
 - ├ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

永田穰電流ミラー回路



- ピーキングを持つ
- ピーキングに合わせて一定の電流を出力




入力電流において出力電流がピークを持つ




電源電圧に対する出力電流の変動を抑えている

ピークを持つ理由




永田電流ミラー回路

I_{IN} が小さい場合




電圧降下 RI_{IN} が小さい

$$\Rightarrow I_{IN} = I_{OUT}$$




I_{IN} の増加に伴って I_{OUT} は増加



カレントミラー回路

ピークを持つ理由




永田電流ミラー回路

I_{IN} が大きい場合

➡ 電圧降下 RI_{IN} が大

➡ V_{GS2} が少



I_{IN} の増加に伴って I_{OUT} は減少


永田穰電流ミラー回路の動作

電圧則で考えると

$$V_{GS1} - I_{IN}R_1 - V_{GS2} = 0 \quad (1)$$

$$I_1 = I_{IN} = \underbrace{\frac{1}{2}\mu C_{ox} \left(\frac{W}{L}\right)_1}_{K_1} (V_{GS1} - V_{TH})^2 (1 + \lambda V_{DS1}) \quad (2)$$

$$I_2 = I_{OUT} = \underbrace{\frac{1}{2}\mu C_{ox} \left(\frac{W}{L}\right)_2}_{K_2} (V_{GS2} - V_{TH})^2 (1 + \lambda V_{DS2}) \quad (3)$$



出力電流

(2)(3)より

$$\left. \begin{aligned} V_{GS1} &= \sqrt{\frac{I_{IN}}{K_1(1 + \lambda V_{DS1})}} + V_{TH} \\ V_{GS2} &= \sqrt{\frac{I_{OUT}}{K_2(1 + \lambda V_{DS2})}} + V_{TH} \end{aligned} \right\} \quad (4)$$

$$V_{GS2} = V_{DS1}$$

(1)(3)(4)式より I_{OUT} は

$$I_{OUT} = K_2 I_{IN} R^2 \left(\sqrt{I_{IN}} - \frac{1}{R \sqrt{K_1(1 + \lambda V_{DS1})}} \right)^2 (1 + \lambda V_{DS2}) \quad (5)$$

入出力電流特性の極値

永田電流ミラー回路の入出力電流特性の極値を求める。

(5)式の1階微分は

$$I'_{OUT} = K_2 R^2 (1 + \lambda V_{DS2}) \left(\sqrt{I_{IN}} - \frac{1}{R \sqrt{K_1 (1 + \lambda V_{DS1})}} \right) \left(2\sqrt{I_{IN}} - \frac{1}{R \sqrt{K_1 (1 + \lambda V_{DS1})}} \right) \quad (6)$$

であり、 $I'_{OUT} = 0$ となるのは

$$I_{IN} = \frac{1}{R^2 K_1 (1 + \lambda V_{DS1})} \quad (7)$$

$$I_{IN} = \frac{1}{4R^2 K_1 (1 + \lambda V_{DS1})} \quad (8)$$

(7) のとき $I_{OUT} = 0$ となるので **不適切**


(8) のとき $I_{OUT} = \frac{K_2}{4K_1} \cdot \frac{(1 + \lambda V_{DS2})}{4R^2 K_1 (1 + \lambda V_{DS1})}$

入出力電流特性



チャンネル長変調効果を考えて場合

$$\text{ピークの位置} \longrightarrow (I_{IN})_{max} = \frac{1}{4R^2K_1(1 + \lambda V_{DS1})} \quad (9)$$

$$\text{ピークでの出力電流} \longrightarrow (I_{OUT})_{max} = \frac{(W/L)_2}{4(W/L)_1} \cdot \frac{1}{4R^2K_1} \frac{(1 + \lambda V_{DS2})}{(1 + \lambda V_{DS1})} \quad (10)$$



従来の改良回路案



US Patent

公告番号 US7436242 B1

公開日 2008年10月14日

発明者 Zachary Zehner Nosker

出願人 National Semiconductor Corporation

出願番号 US 11/035,331

出願日 2005年1月13日



← 発明者のZachは
小林研究室OB.
群馬大に来る前の
ナショセミでの仕事


改良の余地

抵抗を並列に接続しているので回路面積が大きい


OUTLINE

- 研究背景・目的
- 永田穰電流ミラー回路
- **提案回路(MOS)**
 - ├ シミュレーション結果
 - ├ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ


提案回路



提案回路とオリジナル回路との比較



オリジナル永田穰電流ミラー回路



I_{IN}

提案回路の理論式の導出

電圧則で考えると

$$\left. \begin{aligned} V_{GS2} &= V_{GS1} - R_1 I_{IN} \\ &\vdots \\ V_{GS5} &= V_{GS1} - (R_1 + R_2 + R_3 + R_4) I_{IN} \end{aligned} \right\} \quad (11)$$

M1に流れる電流と、その他のMOSに流れる電流は

$$I_1 = I_{IN} = \underbrace{\frac{1}{2} \mu C_{ox} \left(\frac{W}{L} \right)_1}_{K_1} (V_{GS1} - V_{TH})^2 (1 + \lambda V_{DS1}) \quad (12)$$

$$I_{OUT\ n} = \underbrace{\frac{1}{2} \mu C_{ox} \left(\frac{W}{L} \right)_n}_{K_n} (V_{GSn} - V_{TH})^2 (1 + \lambda V_{DSn}) \quad (13)$$

$$(n=2,3,4,5) \quad R_{n-1} = R_1 + R_2 \cdots + R_{n-1}$$

提案回路の理論式(出力電流)

(12)(13)より

$$\begin{aligned}
 V_{GS1} &= \sqrt{\frac{I_{IN}}{K_1(1 + \lambda V_{DS1})}} + V_{TH} \\
 V_{GSn} &= \sqrt{\frac{I_{IN}}{K_n(1 + \lambda V_{DSn})}} + V_{TH}
 \end{aligned}
 \quad (14)$$

$V_{GS5} = V_{DS1}$

(14)式を(13)式に代入して I_{OUTn} について解くと

$$I_{OUTn} = K_n(V_{GSn} - V_{THn})^2(1 + \lambda V_{DSn}) \quad (13)$$

$$I_{OUTn} = K_n(V_{GS1} - R_{n-1}I_{IN} - V_{TH})^2(1 + \lambda V_{DSn})$$

$$= K_n I_{IN} R_{n-1}^2 \left[\sqrt{I_{IN}} - \frac{1}{R_{n-1} \sqrt{K_1(1 + \lambda V_{DS1})}} \right]^2 (1 + \lambda V_{DSn})$$

(15)

入出力電流特性の極値

永田電流ミラー回路の入出力電流特性の極値を求める。

(15)式の1階微分は

$$I'_{OUT\ n} = K_n R_{n-1}^2 (1 + \lambda V_{DSn}) \left(\sqrt{I_{IN}} - \frac{1}{R_{n-1} \sqrt{K_1 (1 + \lambda V_{DS1})}} \right) \times \left(2\sqrt{I_{IN}} - \frac{1}{R_{n-1} \sqrt{K_1 (1 + \lambda V_{DS1})}} \right) \quad (16)$$

$I'_{OUT\ n} = 0$ となるのは

$$I_{IN} = \frac{1}{R_{n-1}^2 K_1 (1 + \lambda V_{DS1})} \quad (17)$$

$$I_{IN} = \frac{1}{4R_{n-1}^2 K_1 (1 + \lambda V_{DS1})} \quad (18)$$

(17)のとき $I_{OUT\ n} = 0$ となるので **不適切**

$$\underline{(18)}$$

$$\text{のとき } I_{OUT\ n} = \frac{K_n}{4K_1} \cdot \frac{(1 + \lambda V_{DSn})}{4R_{n-1}^2 K_1 (1 + \lambda V_{DS1})}$$

入出力電流特性

ピークの位置 $(I_{IN})_{max}$

$$\frac{1}{4R_{n-1}^2 K_1 (1 + \lambda V_{DS1})}$$

(19)

ピークでの出力電流 $(I_{OUT})_{max}$


$$\begin{aligned} & \frac{K_n}{4K_1} \cdot \frac{1}{4R_{n-1}^2 K_1 (1 + \lambda V_{DSn})} \\ &= \frac{(W/L)_n}{4(W/L)_1} \cdot (1 + \lambda V_{DSn}) (I_{IN})_{max} \end{aligned}$$

(20)

※ $V_{DS1} = V_{GS5}$,

$$V_{DS2} = V_{DS3} = V_{DS4} = V_{DS5} = V$$


R, W(L) を変化させ、ピークの位置やそのときの出力電流の大きさを変えることで総出力電流が一定となるようにする。



OUTLINE

- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - ├ シミュレーション結果
 - ├ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

提案回路




LTspice
モデル: tsmc0.18 μm

シミュレーション結果


接続回路電圧 3V

➡ 総出力電流 22.5 μ A



接続回路電圧 2V

➡ 総出力電流 16.3 μ A



I_{IN}


シミュレーション回路の変更

- **カスコード接続**する(M6を付け加える)
→出力電圧に対する出力電流の変動を抑えるために


$$I_{OUTn} = K_n(V_{GSn} - V_{THn})^2(1 + \lambda V_{DSn}) \quad (3)$$

- 定電流源を**抵抗**に置き換える(⓪ を $-W_r$ に変更)
→定電流源を作りたいのに定電流源を接続していたら意味がない


提案回路



提案回路とオリジナル回路との比較



オリジナル永田穰電流ミラー回路




I_{IN}

シミュレーション結果

接続回路電圧 3V


➡ 総出力電流 4.55μA

I_{OUT}



接続回路電圧 2V

➡ 総出力電流 4.42μA




$V_1 = \text{電源電圧}$

V_1

OUTLINE


- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - ├ シミュレーション結果
 - ├ **回路接続の考察**
 - └ 抵抗・素子ばらつき
- まとめ

回路図



LTspice
モデル: tsmc0.18 μ m

High Swing Cascode



①～⑤のどこにVbを接続することが最もVoutの範囲が広がるか調べる。

動作領域確認1-1

$$V_m > \max(V_{G1}, V_{G2}, V_{G3}, V_{G4}) - V_{TH} \cdots (21)$$

表1: M2~M5の最大ゲート・ソース間電圧

$\max(V_{G2}) [mV]$	518.4
$\max(V_{G3}) [mV]$	455.3
$\max(V_{G4}) [mV]$	427.2
$\max(V_{G5}) [mV]$	399.2

表2: M2~M5の動作領域 ($V_{TH} = 370mV$)

$\max(V_{G2}) - V_{TH} [mV]$	148.4
$\max(V_{G3}) - V_{TH} [mV]$	85.3
$\max(V_{G4}) - V_{TH} [mV]$	57.2
$\max(V_{G5}) - V_{TH} [mV]$	29.2

動作領域確認1-2

$$V_m > \max(V_{G1}, V_{G2}, V_{G3}, V_{G4}) - V_{TH} \quad \dots (21)$$

表3: $\max(V_G)$ のときの V_m の値

V_{G6} の接続箇所	$\max(V_{G2})$ [mV]	$\max(V_{G3})$ [mV]	$\max(V_{G4})$ [mV]	$\max(V_{G5})$ [mV]
①に接続	159.9	100.3	68.8	51.4
②に接続	111.3	80.8	60.0	47.7
③に接続	47.3	53.4	47.3	41.6
④に接続	7.98	27.8	33.9	35.0
⑤に接続	0.05	5.12	16.1	24.0

 … 飽和領域


全てのMOSが飽和領域  ①または①②間

出力電圧の範囲

$$V_{OUT} > V_{G6} - V_{TH} \quad \dots (22)$$

表4: 各接続時の $\max(V_{G6})$ の関係

V_{G6} の接続箇所	$\max(V_{G6})$ [mV]	$\max(V_{G3}) - V_{TH}$ [mV]
①に接続	571.6	201.6
②に接続	518.4	148.4
③に接続	455.3	85.3
④に接続	427.2	57.2
⑤に接続	399.2	29.2


(21) (22)式が成立  ①または①②間に接続

設計条件により接続箇所は変化する

OUTLINE



- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - └ シミュレーション結果
 - └ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

抵抗ばらつき+10%




抵抗をばらつかせた場合との比較

総出力電流変化 $\rightarrow \frac{4.10 - 4.56}{4.56} = -10.1\%$



電源電圧

抵抗ばらつき-10%




抵抗をばらつかせた場合との比較


総出力電流変化 $\rightarrow \frac{5.14 - 4.56}{4.56} = 12.7\%$

I_{OUT}

抵抗ばらつき無し




抵抗を-10%ばらつかせた場合



電源電圧



MOSモデルFAST,SLOW



TSMC0.18um 閾値:0.369V
 FAST 閾値 -10% →0.332V
 SLOW 閾値 +10% →0.406V

TypicalとFastの比較

総出力電流変化 $\rightarrow \frac{4.72 - 4.56}{4.56} = 3.51\%$




電源電圧

TypicalとSlowの比較


総出力電流変化 $\rightarrow \frac{4.41 - 4.56}{4.56} = -3.29\%$

I_{OUT}

Typical



Slow



電源電圧

抵抗 & 素子ばらつき

- ばらつきが $\pm 10\%$ 程度ならば総出力電流はほぼ一定に保てる
- 総出力電流の大きさは変化してしまう

変動率
1%程度

ピークの出出力電流の大きさ

$$(I_{OUT})_{max} = \frac{(W/L)_n}{4(W/L)_1} \cdot (1 + \lambda V_{DSn}) (I_{IN})_{max}$$

$$(I_{IN})_{max} = \frac{1}{4R_{n-1}^2 K_1 (1 + \lambda V_{DS1})}$$

抵抗大 \Rightarrow 分母大 \Rightarrow 出力電流小

OUTLINE

- 研究背景・目的
- 永田穰電流ミラー回路
- 提案回路(MOS)
 - └ シミュレーション結果
 - └ 回路接続の考察
 - └ 抵抗・素子ばらつき
- まとめ

まとめ

- MOS提案回路について示した。

バイポーラでも
実現できることを
確認した

- 比較

回路	回路構成	電流一定範囲	温度
永田穰電流ミラー回路	◎	△	
Zach's回路	△	◎	
バンドギャップ リファレンス回路	×	○	◎
提案回路	○	◎	

トランジスタ数個の回路でまだまだ
新しい回路を生み出すことができる!!

アナログは
「尽きぬ鉱脈」

Q & A

- 並列に接続するとMOS1つ1つの精度は落ちるのではないか。

MOSの製造ばらつきなどにより、元々、抵抗値などを完全に合わせ込むことは難しい。

本研究は並列にし、いくつかのピークを作ることによって一定の電流を出力する。