高信頼デュアル RESURF N-ch LDMOS のスイッチング損失の検討

神山 雅貴* 松田 順一 小島 潤也 築地 伸和 小林 春夫(群馬大学)

キーワード:横方向拡散 MOS, 信頼性, 電流増大, カーク効果, オン抵抗, スイッチング損失 (LDMOS, reliability, current expansion, Kirk effect, on-resistance, switching loss)

1. はじめに

民生用の電源等の回路に多く用いられている集積型中高 耐圧 (30~50V) LDMOS (Lateral Double-diffused MOSFET) を車載用に展開する場合、より一層の高い信頼 性と広い SOA (Safe Operating Area) が要求される。こ のためには、LDMOS の中の真性 MOSFET のドレイン側ゲ ート端周りでのインパクト・イオン化による電子正孔対の 発生を抑え、Kirk 効果⁽¹⁾によるドレイン電流の増大 (current expansion)⁽²⁾⁽³⁾を抑えることが必要である。ま た、LDMOS 本体を ESD (Electro-Static Discharge) 素子 として兼用する場合、ドレインのブレークダウンはバルク の pn 接合で発生させる必要がある。先に、これらの必要性 を満たす高信頼性デュアル RESURF Nch-LDMOS を提案 (4)したが、オン抵抗が高いという問題があった。今回、これ を改善する構造を提案し、トレードオフの関係にある耐圧-オン抵抗の改善の確認とスイッチング損失について検討す ることで新型の有用性を確認する。

2. 従来型と新提案構造

〈2·1〉LDMOS の構造

図1に従来の単純な構造(従来型①)、電流増大を抑えた 構造(従来型②)、従来型②のパラメータの最適化を行なっ た新提案構造(新型)の3つの構造図を示す。

従来型②のドリフト層は二段階になっており、従来型① の単純な構造と異なる。今回提案する新型は従来型②を元 に、ドリフト層の半分までフィールド・プレートを追加し ドリフト層のドープ量を増量した他に、ドリフト層の距離 を短縮し、ソース側のドープ量を増やした構造である。ド リフト層とフィールド・プレート間の酸化膜厚は 0.3 µ m と した。フィールド・プレートを追加することにより、構造 上 RESURFを強化することができるため、ドリフト層のド ープ量を増やすことができ、オン抵抗をさらに減らすこと ができる。

〈2・2〉シミュレーションによる解析方法

0.35μm プロセスをベースに、デバイス・シミュレータ

を用いて不純物プロファイルを関数入力し、従来型と新型 Nch-LDMOS(以下では LDMOS と記す)を形成した。こ こで、ゲート酸化膜厚は 12nm、ゲート長は 0.35μ m、ゲー ト幅は 0.3μ m、ドリフト長(ゲート端~ドレイン端)は 2.95 μ m(従来型①、従来型②)、 2.65 μ m(新型)である。

用いたデバイス・シミュレータはアドバンスソフト社の3 次元 TCAD の中の Advance/DESSERT(β 版)である。こ のシミュレータは3次元機能を有するが、2次元で本解析を 行なった。

3. 各構造の特性比較

〈3·1〉電気的基本特性

図 2 に各構造の Ips-Vps 特性 (Vcs=5V) の比較を示す。 従来型①では kirk 効果によるドレイン電流が増大する現象 がおきていることが確認できる。しかし、従来型②と新型 では p 埋め込み層 1,2 により段階的なデュアル RESURF 構 造により電流増大現象は起きていない。また、Ips-Vps 特性 から各構造の特性オン抵抗値 RonA は、従来型①で 68.7m Ω mm²、従来型②で 69.3m Ω mm²、新型で 44.8m Ω mm²とな り、従来型の 2 構造に対し、新型で大幅に減少している。

図3に各構造のブレークダウン特性の比較を示す。この 図からブレークダウン電圧 BVDsは、従来型①で68V、従来 型②で61V、新型で60Vとなり、新型で最も低くなってい るが、車載用への応用を考えた50V動作の場合、問題ない と考える。このとき、新型のRonA-BVDs(トレードオフ特性) は、今迄発表⁽⁵⁾された中で最も良いレベルと同等である。

次に、図4 に各構造のブレークダウン時の正孔電流密度 分布を示す。これは、ブレークダウン時に構造上のどこで 多く電流が流れているかを示す図であり、濃度が高い(ソ ース近傍を除く)ところがブレークダウン箇所である。従 来型①と②ではドレイン端子の真下で起きている。新型で は、ドレイン端子側からドリフト領域の下へ潜り込むよう に起きている。したがって、全ての構造でブレークダウン 時にインパクト・イオン化によって発生する電子・正孔の 酸化膜中へのトラップ、または界面への影響は抑えられ、 ESD 時の特性変動は少ないと考える。





b) 従来型② P+pickup Source Gate Drain p-body Drift p-buried layer 1 p-buried layer 2 p-well p-sub

図1 構造の断面図











〈3・2〉界面の正孔電流密度と電界強度

図 5(a)に、各構造の界面(y=0)の正孔電流密度、(b)に界 面下(y=15nm)の電界強度を示す。正孔電流密度は従来型 ①ではドリフト領域のゲート側とドレイン側の両端近傍で 大きなピークを持つが、他の構造では大幅に下がっている。 電界はゲート領域で全ての構造で高いが、この電界はゲー ト電圧による縦方向の電界であり、インパクト・イオン化 に寄与しない。ドリフト領域における横方向の電界につい て考察する。

従来①と②の電界は、Kirk 効果によりドレイン側のドリ フト端近傍で大きなピークを持つ。一方、新型では、(a) x=1700nm 辺りと(b) x=2700nm 辺りに電界のピークがあ る。(a) 辺りの高電界とそこを流れる電子電流により表面に おいてインパクト・イオン化によって正孔電流密度のピー クが発生する(図 5(a))。(b) 辺りの高電界により表面では 正孔電流密度の上昇はないが、表面から少し深いドリフト 層内において正孔の発生があり、これがドリフト層のゲー ト側へ流れて行き、(a) 辺りで発生した正孔と合流するが、 ゲート側のドリフト端近傍で正孔電流密度を大きく上昇さ せるまでには至らないと考える。結果として、新型の正孔 電流密度は、ゲート側のドリフト端近傍で従来型②と同程 度にまで低下ており、インパクト・イオン化による真性















MOSFET への特性変動は、新型と従来型②で同程度に低く 抑えられるものと推定する。これは、ドリフト領域を二つ のp埋め込み層で構成しデュアルRESURF構造にしたため に起きたと考える。

4. スイッチング損失の考察

LDMOS を電源回路のスイッチング素子として用いると きに消費する損失を考える。一つ目は、スイッチング時に LDMOS のゲート容量の充放電の際に生じるゲートドライ ブ損失である(図 6)。二つ目は、スイッチング損失である (図 7)。スイッチング損失をスイッチングに消費するスイ ッチング損失①と導通時に消費するスイッチング損失②に 便宜上分ける。

ここで、Ins-Vps 特性において電流増大現象が起きていない信頼性のある従来型②と新型に注目する。新型は従来型に比ベオン抵抗 Ron が低いが、フィールド・プレートを付けたことによりゲート容量が大きくなる。ゲートドライブ損失は、ゲート容量に充電された分の電荷量 Qg がドライバー部の MOS の抵抗成分で消費する損失であるため、ゲート容



Fig. 6. Gate drive loss.



図 7 スイッチング損失 Fig. 7. Switching loss.





量が大きいほど大きくなる。電荷量 Q_g は図 8 の条件でシミ ュレーションより得た。オン抵抗とゲート容量のチャージ 電荷量のトレードオフを評価する FOM (figure of merit) = $R_{on} \times Q_g$ を計算すると従来②では、104m Ω nC、新型では、 141 m Ω nC となり、従来型②の方が良い。

次に、実用的な使用条件下での損失計算を行う。ゲート ドライブ損失とスイッチング損失①は、スイッチの ON/OFF 毎に生じるため周波数に依存する。一方、スイッ チング損失②は1 周期に対し、導通時間分生じるためにデ ューティ Don に依存する。図9に各構造の損失を合計した 損失の周波数特性を示す。電源回路で使用する際のパワー MOS の一般的なスイッチング周波数は数100kHz である。 そのため、どのデューティ比でも損失が少ないのは新型で あることがわかる。





5. まとめ

以前発表した高信頼デュアル RESURF N-ch LDMOS 構造(従来型②)に対して、フィールド・プレートの追加・ ドリフト領域の縮小・要所のドープ濃度の変更などのオン 抵抗を減らす改善を行った。その際信頼性は落としていな い。新型にすることで、特性オン抵抗値は $69.3m\Omega mm^2$ か ら $44.8m\Omega mm^2 \sim$ 減らすことができた。FOM ($R_{on} \times Q_g$) は $104m\Omega nC$ から 141 m ΩnC と増えてしまったが、パワ ーMOS の実用的なスイッチング周波数帯での損失は新型 の方が良いことを示した。

謝辞

本研究で用いた3次元 TCAD は、アドバンスソフト社か ら借用させて頂いているものであり、アドバンスソフト社 に深謝申し上げる。

文献 (1) C. T. Kirk : "A Theory of Transistor Cutoff Frequency (ft) Falloff and High Current Densities", IRE Transactions on Electron

- Devices, Vol. 9, No. 2 pp.164–174(1962).
 (2) Chih-Chang Cheng, H. L. Chou, F. Y. Chu, R. S. Liou, Y. C. Lin, K. M. Wu, Y. C. Jong, C. L. Tsai, C.L. Jun Cai, and H. C. Tuan : "Investigation of Parasitic BJT Turn-on Enhanced Two-stage Drain Saturation Current in High-voltage NLDMOS", 23rd International Symposium on International Power Semiconductor Devices & IC's (ISPSD), pp.208–210(2011).
- (3) Jingxuan Chen : "HV EDMOS Design with Expansion Regime Suppression", Master Thesis of Applied Science, Department of Electrical and Computer Engineering, University of Toronto, (2013).
- (4) 松田順一・神山雅貴・築地伸和・小林春夫:「高信頼性 Nch-LDMOS の提案」,電気学会研究会,EDD-15-066,SPC-15-148(2015 年).
- (5) Choul-Joo Ko, et al., "Implementation of Fully Isolated Low Vgs nLDMOS with Low Specific On-resistance," ISPSD, pp. 24-27 (2011).