## 栃木•群馬支所合同 電気学会研究発表会(前橋工科大学)

2016年3月1日

# 確率的バーニア型TDC









アウトライン

## ◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニアュ型TDC

## ◆ヒストグラム法を用いて自己校正

◆まとめ

アウトライン

◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニアュ型TDC

## ◆ヒストグラム法を用いて自己校正

◆まとめ

# 研究背景

#### 電圧領域





・トランジスタ利得が低下 ・素子バラつきが増大 ・低電圧化によりS/Nが劣化 時間領域



時間分解能型アナログ回路の開発が重要

#### 時間ディジタイザ回路(TDC)重要

僅か30年ほどの歴史

研究背景









TDC弟 ADC兄

## 研究背景



研究目的



素子のばらつきを利用し、細かい時間分解能を得られる確率的バーニア型TDCが 自己校正技術を用いた線形性の改善

アウトライン

◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニア型TDC

◆ヒストグラム法を用いて自己校正

◆まとめ

## フラッシュ型TDCの回路図と動作原理



#### フラッシュ型時間ディジタイザ回路のイメッジ図

#### 提供時間の速さ=TDCの分解能



#### バーニア型時間ディジタイザ回路のイメッジ図

#### 提供時間の速さ=TDCの分解能



## バーニア型TDC回路図と動作原理

■時間間隔→計測→ディジタル値



#### 確率型時間ディジタイザ回路の回路図



#### 確率型時間ディジタイザ回路の動作原理

DFFの入力オフセットばらつき • 🛨 📰 💥 🔷



#### 確率型時間ディジタイザ回路のイメッジ図

#### お客様の人数=TDCの分解能



#### 確率的バーニア型時間ディジタイザ回路の回路構成と動作原理

#### TDCの分解能=お客様の人数+提供時間



#### 確率的バーニア型時間ディジタイザ回路図





アウトライン

◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニアュ型TDC

## ◆ヒストグラム法を用いて自己校正

◆まとめ

ばらつきの影響



自己校正のブロック図



**INL** : Integral Nonlinearity

自己校正機能を備えた確率型時間ディジタイザ回路の回路構成と



自己校正モード確率型時間ディジタイザ回路の回路構成と動作原理



#### 確率的バーニア型時間ディジタイザ回路の回路構成と動作原理



自己校正アルゴリズム

自己校正モード

両方のリング発振器は同期していない(無相関)

TDCが完全に線形(ばらつきなし)

各出現コードの確率が等しい

充分多くの点数をとれば各ディジタルコードの
 ヒストグラムは同一になる

・TDCのヒストグラムデータからDNL, INL を計算



## 自己校正アルゴリズム



アウトライン

◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニアュ型TDC

## ◆ヒストグラム法を用いて自己校正









◆横のバッファτ1はその列のバッファ遅延より大きくすること





 $\tau 1 > 1 + 2 + 3 + 4 + 5$ 

#### 乱数パッタン1 3ビット50段バーニア・確率TDC ヒストグラムとバッファ遅延

測定回数:1億9千万回



乱数パッタン1 3ビット50段バーニア・確率TDC ヒストグラムの誤差比例

測定回数:1億9千万回



## 自己校正の計算

# 自己校正モードで取得したヒストグラムより各遅延素子毎の総和を算出 例:総和Bin3=413(Bin1)+585(Bin2)+464(Bin3)=1462

2 校正係数=実際の測定回数総和/全測定回数総和
 例:Bin3=1462/3530=0.4141643059

3

校正係数×7 より出力値校正 例:Dout(3) = 7×0.4141643059 ≈ 2.897 Dout(1)=0.819 Dout(2)=1.977 Dout(3)=2.897 Dout(4)=4.059 Dout(5)=4.941 Dout(6)=6.078 Dout(7)=7





最小二乗法を用いて線形近似直線を求め、線形近似直線との誤差を計算



$$K_1 = \overset{N-1}{\overset{a}{=}_{i=0}} i$$
  $K_2 = \overset{N-1}{\overset{a}{=}_{i=0}} S(i)$   $K_3 = \overset{N-1}{\overset{a}{=}_{i=0}} i^2$   $K_4 = \overset{N-1}{\overset{a}{=}_{i=0}} i \times S(i)$  S(i) : 入力遅延差の  
しきい値

$$INL(i) = \frac{S_{(i)} - (gain_{bestfit} \times i + offset_{bestfit})}{V_{LSB}}$$

INL:積分非直線性誤差 近似直線を取り、誤差を1LSBの値で正規化

参考論文:「フラッシュ型タイムデジタイザ回路のヒストグラム法による自己校正の実験検証」

乱数パッタン1 3ビット50段バーニア・確率TDC 自己校正前後のINL評価の比較



アウトライン

◆研究背景、目的

## ◆時間ディジタイザ回路の回路構成と動作原理

フラッシュ型TDC
バーニア型TDC
確率型TDC
確率的バーニアュ型TDC

## ◆ヒストグラム法を用いて自己校正

◆まとめ

- フラッシュ型TDC、バーニア型TDC、確率型TDCおよび確率的バーニア型TDCの回路図と動作原理を説明した。
- 今回の実験では、Xilinx 社の ISE Design Suite 14.1 でRTLレベルで回路動作を確認した。
- 自己校正技術を用いて、ヒストグラム法による確率的バーニア型の出力特性を改善することを確認した。
- 今後の課題としては、FPGAのボードに実装すること

# ご清聴、ありがとうございました