ZVS-PWM 制御を用いた

単一インダクタ2出力昇圧型コンバータの実装と評価結果

須永 祥希** 白石 尚也* 浅石 恒洋* 築地 伸和* 小堀 康功* 高井 伸和* 小林 春夫*

†群馬大学理工学府電子情報・数理教育プログラム 〒376-8515 群馬県桐生市天神町1-5-1

E-mail: [†]*t15804054@gunma-u.ac.jp,

あらまし スイッチング電源回路を小型化する手法として、1 つのインダクタから複数の出力を得る SIMO(Single-Inductor Multi Output)電源がある。また、スイッチング電源回路を高効率化する手法としてスイッチン グ損失を原理的にゼロにできる ZVS(Zero-Voltage Switching)制御方式がある。本論文では、この2つの手法を組合せ、 互いの利点を融合させた ZVS-PWM(Pulse Width Modulation)制御 SIDO(Single-Inductor Dual-Output)昇圧型電源回路に ついて検討し、そのシミュレーション結果と実装化を検討した。その結果、スイッチング損失は、シミュレーショ ンでは 78%、実装回路では 84.2%の低減を動作波形に基づき計算にて確認した。

キーワード スイッチング電源, ソフトスイッチング, ZVS-PWM 制御, SIDO 電源,

Implementation and Evaluation of Single-Inductor

Dual-Output DC-DC Boost Converter with ZVS-PWM Control

Yoshiki SUNAGA[†]* Naoya SHIRAISHI[†] Koyo ASAISHI[†] Nobukazu TSUKIJI[†]

Yasunori KOBORI[†] Nobukazu TAKAI[†] and Haruo KOBAYASHI[†]

† Division of Electronics and Informatics, Graduate School of Science and Technology, Gunma University

1-5-1 Tenjin-cho, Kiryu-shi, Gunma, 376-8515 Japan

E-mail: **t15804054@gunma-u.ac.jp,

Abstract A Single-Inductor Multi-Output (SIMO) DC-DC converter can generate various supply voltages with one inductor which can realize small size. Zero Voltage Switching (ZVS) can reduce switching loss, which leads to high efficiency. In this paper, we propose a Single-Inductor Dual-Output (SIDO) boost converter with ZVS-PWM control and we show its simulation results; switching loss is reduced by 78%. Next, we describe design and experimental results of a Single-Inductor Single-Output (SISO) boost converter with ZVS-PWM control and we show that switching loss is reduced by 84.2%.

Keywords Switching Converter, Soft-Switching, ZVS-PWM Control, SIDO Converter

1. はじめに

今日、多くの電子機器は多種多様な直流電圧を必要 とし、これらの電圧を供給するために多くのスイッチ ング電源が設けられている。社会の要求としてスイッ チング電源の小型化、高効率化、軽量化、低コスト化 は必要不可欠であり、スイッチング電源に用いられる インダクタやコンデンサなどの大型素子の数が増える ことは大きな問題であった。

スイッチング電源の小型化手法として、1 つのイン ダクタにより複数の直流電源を出力する SIMO(Single-Inductor Multi-Output)電源が検討されて おり、特に SIDO(Single- Inductor Dual-Output)電源に関 する報告^{(1),(2)}がされている。

一方、スイッチング電源の高効率化の手法として、

ソフトスイッチング方式の一方式である ZVS-PWM(Zero Voltage Switching – Pulse Width Modulation)方式によるスイッチング電源の報告^{(3),(4)}も されている。

今回、小型化等の利点をもつ SIDO 電源に ZVS-PWM を適用させ、高効率化を試みた。本論文で は SIDO 電源の中でも昇圧型に焦点を当て、SIDO 構成 ZVS-PWM 制御昇圧電源回路のシミュレーションを検 討し、実装回路による動作確認を行った。

2. ZVS-PWM 制御 SISO 昇圧型電源

2.1. 動作原理

図 1 に ZVS 制御 SISO(Single-Inductor Single-Output) 昇圧型電源を示す。この方式の回路構成は、従来のパ ワーステージ部であるスイッチ SW、インダクタ L、ダ イオード D、出力コンデンサCo、負荷抵抗Ro に対して、 ダイオード D に並列に共振コンデンサCrを加える。基 本動作をモード別に図 2 の動作波形を用いて説明する。

モード 1($t_o \sim t_1$)

 $V_{sw} = 0V$ を検知して、PWM が Lo から Hi になりスイ ッチ SW が ON する。一般的な昇圧型電源と同様に、出 力電圧と基準電圧との誤差電圧をオペアンプで増幅し、 コンパレータにより Sawtooth と比較して PWM 信号 を得ている。インダクタ電流 I_L が増加を始め、エネル ギーが L および C_r に充電される。この時の I_L の傾きは、 V_{in}/L で表される。

モード 2($t_1 \sim t_2$)

負帰還の制御回路により、PWM が Hi から Lo にな りスイッチ SW が ON から OFF になる。この時、L と C_rの 共振によってV_{sw}が上昇する。

モード 3(t2~t3)

 V_{sw} は出力電圧 V_{o} とダイオードの順方向バイアス V_{f} の 和まで上昇すると、ダイオードDが導通して共振状態 は停止する。この時の I_{L} の傾きは $(V_{in} - V_{o})/L$ となる。イ ンダクタのエネルギー放電により、ダイオードを介し て出力コンデンサ C_{o} が充電される。この間インダクタ 電流は減少を続け、 t_{3} にてLは全エネルギーを放出し 反転電流となる。このモードでは V_{sw} は $V_{o} + V_{f}$ に保たれ る。

モード $4(t_3 \sim t_4)$

インダクタ電流の反転によりダイオード D が OFF して再び L と C_r は共振状態となり、 C_r は放電を始め V_{sw} は下降する。その後 t_4 のタイミング、つまり $V_{sw} = 0V$ の 時にスイッチ SWの両端電圧差が 0V となり、スイッチ を ON することにより ZVS 動作を行う。 t_4 で PWM が Hi となりモード 1 へと戻る。この PWM 信号の Hi 期 間を制御することで、出力電圧 V_0 を一定に保つ。

以上の動作より、コンデンサの共振電圧 V_{sw}および インダクタの共振電流I_Lは次式(1)(2)で表される。イン ダクタ電流は負荷への方向を正とした。

$$V_{sw}(t) = (V_o - V_{in}) \cdot \cos \omega t + V_{in}$$
(1)

$$I_L(t) = -\{(V_{in} - V_o)/\omega L\} \cdot \sin \omega t \qquad (2)$$

ただし
$$\omega = 1/\sqrt{L \cdot C_r}$$
 (3)

 $V_{sw}(t)$ の最小値は $\cos \omega t = -1$ の時で、その値は - $V_o + 2V_{in}$ となる。スイッチの切り替え条件は $V_{sw} \leq 0V$ であることから、この回路の入出力電圧の条件式(4) が導かれる。

$$-V_o + 2V_{in} \le 0$$

$$\therefore \quad V_o \ge 2V_{in} \tag{4}$$

2.2. シミュレーション回路

ZVS-PWM 制御昇圧型単出力電源のシミュレーション回路の素子値を表1に示す。この回路はPWM 信号と Sawtooth 波形の周期を合わせる必要がある。図1のように2つのコンパレータの出力でRSフリップフロップをトリガして PWM 信号を発生させるとともに、Sawtoothの開始点もt₀に合わせてトリガする。PWM 信号が Hiのとき、スイッチは ON となる。



図1ZVS-PWM 制御昇圧型 SISO 電源の回路構成



図 2 ZVS-PWM 制御昇圧型電源の動作波形

2.3. シミュレーション結果

図3に定常状態における動作波形を示す。 $t_4(=t_0)$ の タイミングで V_{sw} が 0Vに達すると、PWM 信号が Hi に なりインダクタ電流は増加を始める。 t_1 で PWM 信号 が Lo になりスイッチ SW は OFF して、L と C_r が共振を 開始し、 V_{sw} は上昇する。図3の波形を見ると、図2の 動作波形と同様の動作が確認できることから、 ZVS-PWM 制御が実現できていることがわかる。

3. ZVS-PWM 制御 SISO 電源の実装

ZVS-PWM 制御 SISO 電源回路の実装を行った。動作 波形を図 4 に、出力電圧の拡大波形を図 5 に示す。ま た実装回路に使用した素子値を表 2 に示す。図 4 を見 ると、 $V_{sw} = 0V$ のタイミングで PWM が Hi になってい ることから、ZVS が行われていることが確認できる。 図 5 から、実装回路の出力電圧リプルは約 $40mV_{p-p}$ で あり、これは出力電圧の約 0.67%にあたる。なお、実 装時の動作周波数は、出力リプルを考慮して高めに設 定した。

表	1	シ	ξ	ユ	レー	$\hat{\boldsymbol{v}}$	Э	$\boldsymbol{\mathcal{V}}$	口	路	\mathcal{O}	使	用	パ	ラ	メ	_	タ	
---	---	---	---	---	----	------------------------	---	----------------------------	---	---	---------------	---	---	---	---	---	---	---	--

V _{in}	2.5V
Vo	6V
L	3.9uH
Со	470uF
Cr	100nF
Io	0.12A
F _{clock}	162.5kHz





シミュレーション結果

4. ZVS-PWM 制御 SIDO 電源

4.1. シミュレーション回路

図 6 に ZVS-PWM 制御昇圧型 SIDO 電源の回路構成 を示す。SIDO 電源は、インダクタの先に 2 つの出力 V_{o1} 、 V_{o2} を有し、インダクタ電流 I_L の供給先を SEL スイ ッチで選択する。SEL スイッチは SEL 信号によって制 御され、この信号は ZVS Comp と SEL Comp の 2 つの コンパレータと、D-Flip-Flop から生成される。SEL Comp は、各エラーアンプの出力(ΔV_{o1} , ΔV_{o2})を比較して、 その出力信号が D-FF の D 端子に入力される。ZVS Comp は V_{sw} と GND を比較 ($V_{sw} = 0V$ を検出)し、その出 力が D-FF の Clock へと入る。これにより、誤差電圧 の大きくなった出力へ、パワーステージからの電流が 供給される。また SISO 電源と同様に、ZVS Comp 信号 を Sawtooth 波形生成に用いることで、PWM 信号と Sawtooth 信号を同期させている。



図 4 ZVS-PWM 制御昇圧型 SISO 電源回路の実装波形

表 2	実装回り	路の使	用パ	ラ	メ	ータ
-----	------	-----	----	---	---	----

V _{in}	2.5V
V_o	6V
L	5.6uH
Co	940uF
C_r	10nF
Io	0.12A
F _{clock}	223kHz

4.2. シミュレーション結果

SIDO 電源の動作波形を図 7 に、出力電圧リプルを 図 8 に示す。また使用パラメータを表 3 に示す V_{o1} 側の PWM の動作周波数を F_{clock1} 、 V_{o2} 側の PWM の動作周波 数を F_{clock2} とした。SEL 信号が Hi で V_{o1} が選択され、同 時に V_{sw} のクランプレベルは図中の①、②のように切り 替わっている。 $V_{sw} = 0V$ のタイミングで PWM が Hi に なっていることから、ZVS 制御が正常に行われている ことが確認できる。電圧リプルはともに $10mV_{p-p}$ 以下 である。

5. ZVS-PWM 制御 SIDO 電源の実装

ZVS-PWM 制御昇圧型 SIDO 電源回路の実装を行った。 回路図は図 6 と同様である。動作波形を図 9 に、各出 力拡大波形を図 10 に示す。また、回路に使用した素子 値を表 4 に示す。図 9 から、 $V_{sw} = 0V$ のタイミングで PWM が Hi になっていることがわかる。また、SEL 信 号も同様のタイミングで切り替わっていることより、 ZVS 制御が正常に行われていることがわかる。また、 図 10 から、各出力電圧リプルは V_{o1} 側が 40m V_{p-p} 、 V_{o2} 側







図 6 ZVS-PWM 制御昇圧型 SIDO 電源の回路構成

が 55mV_{p-p}である。ユニバーサル基板上での実装であり、GND ラインからのパルス性ノイズが目立つとともに、出力リプルも大きい。

6. ZVS-PWM 制御 SISO 電源の損失比較6.1. スイッチング損失

前節にて基本動作の確認を行ったので、本節ではス イッチング損失について検討する。

トランジスタは ON/OFF が切り替わる時、その両端 電圧差 V(t)とスイッチに流れる電流 I(t)の重なった面 積分がスイッチング損失となり、次式で表される

$$P_{sw} = \int_{0}^{\Delta t} I(t) \cdot V(t) dt$$
$$= \frac{1}{6} \cdot V \cdot I \cdot \Delta t$$
(5)

ZVS は *LC* の共振現象を利用して、トランジスタの 両端電圧がゼロとなった状態にスイッチングを行う方 式で、原理的にスイッチング損失が発生しないことよ り、電源回路の高効率化に有効である。



図 8 ZVS-PWM 制御昇圧型電源の各出力波形

6.2. シミュレーション回路の損失比較

図 11、図 12 に SISO 電源における通常電源と ZVS 制御電源のスイッチング波形を示す。また表5に測定 時のパラメータを示す。電流 Iswと電圧 Vsw が重なった部 分がスイッチング損失Pswであり、(5)式によりスイッチ 動作の ON/OFF に対して算出すると、通常電源の損失 P_{sw}は約 60.5nW、ZVS 電源の損失P_{sw}は約 13.3nJ である。 1秒当たりの損失はこれに動作周波数を乗じて求めら れ、通常電源で 10.3mW、ZVS 方式電源で 2.26mW で あり、スイッチング損失Pswの78%低減を波形からの算 出により確認した。

6.3. 実装回路の損失比較

 V_{o1}

 V_{o2}

 V_{sw}

PWM1

SEL

DC Full 2.00 V/div

DC Full 10.0 V/div 10:1

図13、図14に実装回路のスイッチング波形を示す。 使用パラメータは表2と同様とした。通常制御のパラ メータもC_rを除いて同様にした。これをシミュレーシ ョンと同様に計算すると、通常電源の損失Pswは約

~ ~ ~ ~ ~	
V _{in}	2.5V
L	3.9uH
V_{o1}	6V
V _{o2}	5V
C ₀₁ , C ₀₂	470uF
Cr	100nF
I ₀₁	0.12A
I _{o2}	0.1A
F_{Clock1} ,/ F_{Clock2}	132.1kHz/132.1kHz

表	3 Z V	S-PWM	制御	昇圧型	SIDO	電源の
	3/3	- 1/-	3/ >	/ 表 工 /	° = x	— <i>内</i>

795nW、ZVS 電源の損失Pswは約 125nW である。1 秒当たりの損失は、通常電源で 102.2mW、ZVS 方式電 源で 16.1mW であり、スイッチング損失Pswの 84.2%低 減を実測波形からの算出で確認した。



図 10 ZVS-PWM 制御昇圧型 SIDO 電源の各出力波形

表	4 ZVS-PWM	制御昇圧型	SIDO	電源の
	実装回路	各素子パラフ	ベータ	

V_{in}	2.5V
L	3.9uH
V_{o1}	6V
V_{o2}	5.1V
C_{o1}, C_{o2}	970uF
C_r	100nF
I_{o1}	0.1A
I _{o2}	0.1A
$F_{Clock1}, /F_{Clock2}$	86.9kHz/76.9kHz



スイッチング波形

図 9 ZVS-PWM 制御昇圧型 SIDO 電源の動作波形

10.0 A/div 10A:1V

20.0 V/div





	通常制御	ZVS-PWM 制御			
V _{in}	2.5V				
Vo	6 V				
L	3.9uH				
Со	<i>C_o</i> 470uF				
Cr		100nF			
Io	0.12A				
F _{clock}	<i>F_{clock}</i> 170.3kHz				

表 5 スイッチング損失比較の シミュレーション使用パラメータ



実装電源回路のスイッチング波形

7. 結論

ZVS-PWM 制御の昇圧型 SIDO 電源への適用を提案 し、シミュレーションと実装による動作確認を行った。 定常状態の出力電圧リプルはシミュレーションで $V_{o1}=6V/I_{o1}=0.12A$ 、 $V_{o2}=5V/I_{o2}=0.1A$ の時、両者とも $10mV_{p-p}$ 以下と出力電圧の 0.4%程度である。さらに実 装回路では、 $V_{o1}=6V/I_{o1}=0.1A$ の時 $40mV_{p-p}$ 、 $V_{o2}=5V/I_{o2}=0.1A$ で $52mV_{p-p}$ であり、これは V_{o1} 側では出 力電圧の 0.67%、 V_{o2} 側では 1.02%に相当する。また、 昇圧型 SISO 電源回路に ZVS-PWM 制御を用いること で、電源回路のスイッチング損失の大幅低減を検討し、 シミュレーションでは 78%、実装回路では 84.2%の低 減を確認した。

文 献

- Y. Kobori, Q. Zhu, M. Li, F. Zhao, Z. Nosker, S. Shaiful, N. Mohyar, M. Onozawa, and H. Kobayashi,
 "Single Inductor Dual Output DC-DC Converter Design With Exclusive Control", IEEE Asia Pacific Conference on Circuits and Systems, Kaohsiung, Taiwan, Dec. 2012.
- [2] W. Xu, X. Zhu, and Z. Hong, "Design of Single-Inductor Dual-Output Switching Converters with Average Current Mode Control", IEEE Asia Pacific Conference on Circuit and Systems, pp.902-905, Macao, China, Nov. 2008.
- [3] N. Tsukiji, Y. Kobori, N. Takai, and H. Kobayashi, "Single-Inductor Dual-Output DC-DC Converter Design With ZVS-PWM Control", The 17th International Conference on Analog VLSI Circuits, Ho Chi Minh City, Vietnam, Oct. 2014.
- [4] Z. Siyuan, and G. Rincon-Mora, "A high efficiency, soft switching DC-DC converter with adaptive current-ripple control for portable applications". Circuit and Systems II: Express Briefs, IEEE Transactions on, pp.319-323, Apr. 2006.



図 14 ZVS-PWM 制御 SISO 昇圧型 実装電源回路のスイッチング波形