

## ZVS-PWM 制御を用いた

### 単一インダクタ 2 出力昇圧型コンバータの実装と評価結果

須永 祥希<sup>†\*</sup> 白石 尚也<sup>†</sup> 浅石 恒洋<sup>†</sup> 築地 伸和<sup>†</sup> 小堀 康功<sup>†</sup> 高井 伸和<sup>†</sup> 小林 春夫<sup>†</sup>

<sup>†</sup> 群馬大学理工学府電子情報・数理教育プログラム 〒376-8515 群馬県桐生市天神町 1-5-1

E-mail: <sup>†\*</sup>t15804054@gunma-u.ac.jp,

**あらまし** スイッチング電源回路を小型化する手法として、1 つのインダクタから複数の出力を得る SIMO(Single-Inductor Multi Output)電源がある。また、スイッチング電源回路を高効率化する手法としてスイッチング損失を原理的にゼロにできる ZVS(Zero-Voltage Switching)制御方式がある。本論文では、この 2 つの手法を組合せ、互いの利点を融合させた ZVS-PWM(Pulse Width Modulation)制御 SIDO(Single-Inductor Dual-Output)昇圧型電源回路について検討し、そのシミュレーション結果と実装化を検討した。その結果、スイッチング損失は、シミュレーションでは 78%、実装回路では 84.2%の低減を動作波形に基づき計算にて確認した。

**キーワード** スイッチング電源, ソフトスイッチング, ZVS-PWM 制御, SIDO 電源,

## Implementation and Evaluation of Single-Inductor

### Dual-Output DC-DC Boost Converter with ZVS-PWM Control

Yoshiki SUNAGA<sup>†\*</sup> Naoya SHIRAISHI<sup>†</sup> Koyo ASAISHI<sup>†</sup> Nobukazu TSUKIJI<sup>†</sup>

Yasunori KOBORI<sup>†</sup> Nobukazu TAKAI<sup>†</sup> and Haruo KOBAYASHI<sup>†</sup>

<sup>†</sup> Division of Electronics and Informatics, Graduate School of Science and Technology, Gunma University

1-5-1 Tenjin-cho, Kiryu-shi, Gunma, 376-8515 Japan

E-mail: <sup>†\*</sup>t15804054@gunma-u.ac.jp,

**Abstract** A Single-Inductor Multi-Output (SIMO) DC-DC converter can generate various supply voltages with one inductor which can realize small size. Zero Voltage Switching (ZVS) can reduce switching loss, which leads to high efficiency. In this paper, we propose a Single-Inductor Dual-Output (SIDO) boost converter with ZVS-PWM control and we show its simulation results; switching loss is reduced by 78%. Next, we describe design and experimental results of a Single-Inductor Single-Output (SISO) boost converter with ZVS-PWM control and we show that switching loss is reduced by 84.2%.

**Keywords** Switching Converter, Soft-Switching, ZVS-PWM Control, SIDO Converter

## 1. はじめに

今日、多くの電子機器は多種多様な直流電圧を必要とし、これらの電圧を供給するために多くのスイッチング電源が設けられている。社会の要求としてスイッチング電源の小型化、高効率化、軽量化、低コスト化は必要不可欠であり、スイッチング電源に用いられるインダクタやコンデンサなどの大型素子の数が増えることは大きな問題であった。

スイッチング電源の小型化手法として、1 つのインダクタにより複数の直流電源を出力する SIMO(Single-Inductor Multi-Output)電源が検討されており、特に SIDO(Single- Inductor Dual-Output)電源に関する報告<sup>(1),(2)</sup>がされている。

一方、スイッチング電源の高効率化の手法として、

ソフトスイッチング方式の一方式である ZVS-PWM(Zero Voltage Switching - Pulse Width Modulation)方式によるスイッチング電源の報告<sup>(3),(4)</sup>もされている。

今回、小型化等の利点をもつ SIDO 電源に ZVS-PWM を適用させ、高効率化を試みた。本論文では SIDO 電源の中でも昇圧型に焦点を当て、SIDO 構成 ZVS-PWM 制御昇圧電源回路のシミュレーションを検討し、実装回路による動作確認を行った。

## 2. ZVS-PWM 制御 SISO 昇圧型電源

### 2.1. 動作原理

図 1 に ZVS 制御 SISO(Single-Inductor Single-Output)昇圧型電源を示す。この方式の回路構成は、従来のパ

ワーステージ部であるスイッチ  $SW$ 、インダクタ  $L$ 、ダイオード  $D$ 、出力コンデンサ  $C_o$ 、負荷抵抗  $R_o$  に対して、ダイオード  $D$  に並列に共振コンデンサ  $C_r$  を加える。基本動作をモード別に図 2 の動作波形を用いて説明する。

**モード 1 ( $t_0 \sim t_1$ )**

$V_{sw} = 0V$  を検知して、PWM が Lo から Hi になりスイッチ  $SW$  が ON する。一般的な昇圧型電源と同様に、出力電圧と基準電圧との誤差電圧をオペアンプで増幅し、コンパレータにより Sawtooth と比較して PWM 信号を得ている。インダクタ電流  $I_L$  が増加を始め、エネルギーが  $L$  および  $C_r$  に充電される。この時の  $I_L$  の傾きは、 $V_{in}/L$  で表される。

**モード 2 ( $t_1 \sim t_2$ )**

負帰還の制御回路により、PWM が Hi から Lo になりスイッチ  $SW$  が ON から OFF になる。この時、 $L$  と  $C_r$  の共振によって  $V_{sw}$  が上昇する。

**モード 3 ( $t_2 \sim t_3$ )**

$V_{sw}$  は出力電圧  $V_o$  とダイオードの順方向バイアス  $V_f$  の和まで上昇すると、ダイオード  $D$  が導通して共振状態は停止する。この時の  $I_L$  の傾きは  $(V_{in} - V_o)/L$  となる。インダクタのエネルギー放電により、ダイオードを介して出力コンデンサ  $C_o$  が充電される。この間インダクタ電流は減少を続け、 $t_3$  にて  $L$  は全エネルギーを放出し反転電流となる。このモードでは  $V_{sw}$  は  $V_o + V_f$  に保たれる。

**モード 4 ( $t_3 \sim t_4$ )**

インダクタ電流の反転によりダイオード  $D$  が OFF して再び  $L$  と  $C_r$  は共振状態となり、 $C_r$  は放電を始め  $V_{sw}$  は下降する。その後  $t_4$  のタイミング、つまり  $V_{sw} = 0V$  の時にスイッチ  $SW$  の両端電圧差が  $0V$  となり、スイッチを ON することにより ZVS 動作を行う。 $t_4$  で PWM が Hi となりモード 1 へと戻る。この PWM 信号の Hi 期間を制御することで、出力電圧  $V_o$  を一定に保つ。

以上の動作より、コンデンサの共振電圧  $V_{sw}$  およびインダクタの共振電流  $I_L$  は次式(1)(2)で表される。インダクタ電流は負荷への方向を正とした。

$$V_{sw}(t) = (V_o - V_{in}) \cdot \cos \omega t + V_{in} \quad (1)$$

$$I_L(t) = -\{(V_{in} - V_o)/\omega L\} \cdot \sin \omega t \quad (2)$$

$$\text{ただし } \omega = 1/\sqrt{L \cdot C_r} \quad (3)$$

$V_{sw}(t)$  の最小値は  $\cos \omega t = -1$  の時で、その値は  $-V_o + 2V_{in}$  となる。スイッチの切り替え条件は  $V_{sw} \leq 0V$  であることから、この回路の入出力電圧の条件式(4)が導かれる。

$$\begin{aligned} -V_o + 2V_{in} &\leq 0 \\ \therefore V_o &\geq 2V_{in} \end{aligned} \quad (4)$$

**2.2. シミュレーション回路**

ZVS-PWM 制御昇圧型単出力電源のシミュレーション回路の素子値を表 1 に示す。この回路は PWM 信号と Sawtooth 波形の周期を合わせる必要がある。図 1 のように 2 つのコンパレータの出力で RS フリップフロップをトリガして PWM 信号を発生させるとともに、Sawtooth の開始点も  $t_0$  に合わせてトリガする。PWM 信号が Hi のとき、スイッチは ON となる。




図 1 ZVS-PWM 制御昇圧型 SISO 電源の回路構成




図 2 ZVS-PWM 制御昇圧型電源の動作波形

### 2.3. シミュレーション結果

図3に定常状態における動作波形を示す。 $t_4(=t_0)$ のタイミングで $V_{sw}$ が0Vに達すると、PWM信号がHiになりインダクタ電流は増加を始める。 $t_1$ でPWM信号がLoになりスイッチSWはOFFして、 $L$ と $C_r$ が共振を開始し、 $V_{sw}$ は上昇する。図3の波形を見ると、図2の動作波形と同様の動作が確認できることから、ZVS-PWM制御が実現できていることがわかる。

### 3. ZVS-PWM制御SISO電源の実装

ZVS-PWM制御SISO電源回路の実装を行った。動作波形を図4に、出力電圧の拡大波形を図5に示す。また実装回路に使用した素子値を表2に示す。図4を見ると、 $V_{sw}=0V$ のタイミングでPWMがHiになっていることから、ZVSが行われていることが確認できる。図5から、実装回路の出力電圧リップルは約 $40mV_{p-p}$ であり、これは出力電圧の約0.67%にあたる。なお、実装時の動作周波数は、出力リップルを考慮して高めに設定した。

表1 シミュレーション回路の使用パラメータ

$V_{in}$	2.5V
$V_o$	6V
$L$	3.9uH
$C_o$	470uF
$C_r$	100nF
$I_o$	0.12A
$F_{clock}$	162.5kHz

$F_{clock}$ :動作周波数




図3 ZVS-PWM制御昇圧型SISO電源のシミュレーション結果

### 4. ZVS-PWM制御SISO電源

#### 4.1. シミュレーション回路

図6にZVS-PWM制御昇圧型SISO電源の回路構成を示す。SISO電源は、インダクタの先に2つの出力 $V_{o1}$ 、 $V_{o2}$ を有し、インダクタ電流 $I_L$ の供給先をSELスイッチで選択する。SELスイッチはSEL信号によって制御され、この信号はZVS CompとSEL Compの2つのコンパレータと、D-Flip-Flopから生成される。SEL Compは、各エラーアンプの出力( $\Delta V_{o1}$ ,  $\Delta V_{o2}$ )を比較して、その出力信号がD-FFのD端子に入力される。ZVS Compは $V_{sw}$ とGNDを比較( $V_{sw}=0V$ を検出)し、その出力がD-FFのClockへと入る。これにより、誤差電圧の大きくなった出力へ、パワーステージからの電流が供給される。またSISO電源と同様に、ZVS Comp信号をSawtooth波形生成に用いることで、PWM信号とSawtooth信号を同期させている。




図4 ZVS-PWM制御昇圧型SISO電源回路の実装波形

表2 実装回路の使用パラメータ

$V_{in}$	2.5V
$V_o$	6V
$L$	5.6uH
$C_o$	940uF
$C_r$	10nF
$I_o$	0.12A
$F_{clock}$	223kHz

#### 4.2. シミュレーション結果

SIDO 電源の動作波形を図 7 に、出力電圧リップルを図 8 に示す。また使用パラメータを表 3 に示す  $V_{o1}$  側の PWM の動作周波数を  $F_{Clock1}$ 、 $V_{o2}$  側の PWM の動作周波数を  $F_{Clock2}$  とした。SEL 信号が Hi で  $V_{o1}$  が選択され、同時に  $V_{sw}$  のクランプレベルは図中の①、②のように切り替わっている。 $V_{sw} = 0V$  のタイミングで PWM が Hi になっていることから、ZVS 制御が正常に行われていることが確認できる。電圧リップルはともに  $10mV_{p-p}$  以下である。

#### 5. ZVS-PWM 制御 SIDO 電源の実装

ZVS-PWM 制御昇圧型 SIDO 電源回路の実装を行った。回路図は図 6 と同様である。動作波形を図 9 に、各出力拡大波形を図 10 に示す。また、回路に使用した素子値を表 4 に示す。図 9 から、 $V_{sw} = 0V$  のタイミングで PWM が Hi になっていることがわかる。また、SEL 信号も同様のタイミングで切り替わっていることより、ZVS 制御が正常に行われていることがわかる。また、図 10 から、各出力電圧リップルは  $V_{o1}$  側が  $40mV_{p-p}$ 、 $V_{o2}$  側

が  $55mV_{p-p}$  である。ユニバーサル基板上での実装であり、GND ラインからのパルス性ノイズが目立つとともに、出力リップルも大きい。

### 6. ZVS-PWM 制御 SIDO 電源の損失比較

#### 6.1. スイッチング損失

前節にて基本動作の確認を行ったので、本節ではスイッチング損失について検討する。

トランジスタは ON/OFF が切り替わる時、その両端電圧差  $V(t)$  とスイッチに流れる電流  $I(t)$  の重なった面積積分がスイッチング損失となり、次式で表される

$$P_{sw} = \int_0^{\Delta t} I(t) \cdot V(t) dt$$

$$= \frac{1}{6} \cdot V \cdot I \cdot \Delta t \quad (5)$$

ZVS は LC の共振現象を利用して、トランジスタの両端電圧がゼロとなった状態にスイッチングを行う方式で、原理的にスイッチング損失が発生しないことより、電源回路の高効率化に有効である。




図 5 ZVS-PWM 制御昇圧型 SIDO 電源回路の出力電圧波形




図 7 ZVS-PWM 制御昇圧型 SIDO 電源のシミュレーション結果




図 6 ZVS-PWM 制御昇圧型 SIDO 電源の回路構成




図 8 ZVS-PWM 制御昇圧型電源の各出力波形

### 6.2. シミュレーション回路の損失比較

図 11、図 12 に SISO 電源における通常電源と ZVS 制御電源のスイッチング波形を示す。また表 5 に測定時のパラメータを示す。電流  $I_{sw}$  と電圧  $V_{sw}$  が重なった部分がスイッチング損失  $P_{sw}$  であり、(5)式によりスイッチ動作の ON/OFF に対して算出すると、通常電源の損失  $P_{sw}$  は約 60.5nW、ZVS 電源の損失  $P_{sw}$  は約 13.3nJ である。1 秒当たりの損失はこれに動作周波数を乗じて求められ、通常電源で 10.3mW、ZVS 方式電源で 2.26mW であり、スイッチング損失  $P_{sw}$  の 78%低減を波形からの算出により確認した。

### 6.3. 実装回路の損失比較

図 13、図 14 に実装回路のスイッチング波形を示す。使用パラメータは表 2 と同様とした。通常制御のパラメータも  $C_r$  を除いて同様にした。これをシミュレーションと同様に計算すると、通常電源の損失  $P_{sw}$  は約

795nW、ZVS 電源の損失  $P_{sw}$  は約 125nW である。1 秒当たりの損失は、通常電源で 102.2mW、ZVS 方式電源で 16.1mW であり、スイッチング損失  $P_{sw}$  の 84.2%低減を実測波形からの算出で確認した。




図 10 ZVS-PWM 制御昇圧型 SIDO 電源の各出力波形

表 3 ZVS-PWM 制御昇圧型 SIDO 電源のシミュレーション素子パラメータ

$V_{in}$	2.5V
$L$	3.9uH
$V_{o1}$	6V
$V_{o2}$	5V
$C_{o1}, C_{o2}$	470uF
$C_r$	100nF
$I_{o1}$	0.12A
$I_{o2}$	0.1A
$F_{clock1}/F_{clock2}$	132.1kHz/132.1kHz

表 4 ZVS-PWM 制御昇圧型 SIDO 電源の実装回路素子パラメータ

$V_{in}$	2.5V
$L$	3.9uH
$V_{o1}$	6V
$V_{o2}$	5.1V
$C_{o1}, C_{o2}$	970uF
$C_r$	100nF
$I_{o1}$	0.1A
$I_{o2}$	0.1A
$F_{clock1}/F_{clock2}$	86.9kHz/76.9kHz




図 9 ZVS-PWM 制御昇圧型 SIDO 電源の動作波形




図 11 通常制御 SISO 昇圧型電源のスイッチング波形




図 12 ZVS-PWM 制御 SISO 昇圧型電源のスイッチング波形

表 5 スイッチング損失比較のシミュレーション使用パラメータ

	通常制御	ZVS-PWM 制御
$V_{in}$	2.5V	
$V_o$	6V	
$L$	3.9uH	
$C_o$	470uF	
$C_r$		100nF
$I_o$	0.12A	
$F_{clock}$	170.3kHz	

## 7. 結論

ZVS-PWM 制御の昇圧型 SISO 電源への適用を提案し、シミュレーションと実装による動作確認を行った。定常状態の出力電圧リップルはシミュレーションで  $V_{o1}=6V/I_{o1}=0.12A$ 、 $V_{o2}=5V/I_{o2}=0.1A$  の時、両者とも  $10mV_{p-p}$ 以下と出力電圧の 0.4%程度である。さらに実装回路では、 $V_{o1}=6V/I_{o1}=0.1A$  の時  $40mV_{p-p}$ 、 $V_{o2}=5V/I_{o2}=0.1A$  で  $52mV_{p-p}$ であり、これは  $V_{o1}$ 側では出力電圧の 0.67%、 $V_{o2}$ 側では 1.02%に相当する。また、昇圧型 SISO 電源回路に ZVS-PWM 制御を用いることで、電源回路のスイッチング損失の大幅低減を検討し、シミュレーションでは 78%、実装回路では 84.2%の低減を確認した。

## 文 献

- [1] Y. Kobori, Q. Zhu, M. Li, F. Zhao, Z. Nosker, S. Shaiful, N. Mohyar, M. Onozawa, and H. Kobayashi, "Single Inductor Dual Output DC-DC Converter Design With Exclusive Control", IEEE Asia Pacific Conference on Circuits and Systems, Kaohsiung, Taiwan, Dec. 2012.
- [2] W. Xu, X. Zhu, and Z. Hong, "Design of Single-Inductor Dual-Output Switching Converters with Average Current Mode Control", IEEE Asia Pacific Conference on Circuit and Systems, pp.902-905, Macao, China, Nov. 2008.
- [3] N. Tsukiji, Y. Kobori, N. Takai, and H. Kobayashi, "Single-Inductor Dual-Output DC-DC Converter Design With ZVS-PWM Control", The 17th International Conference on Analog VLSI Circuits, Ho Chi Minh City, Vietnam, Oct. 2014.
- [4] Z. Siyuan, and G. Rincon-Mora, "A high efficiency, soft switching DC-DC converter with adaptive current-ripple control for portable applications". Circuit and Systems II: Express Briefs, IEEE Transactions on, pp.319-323, Apr. 2006.




図 13 通常制御 SISO 昇圧型実装電源回路のスイッチング波形




図 14 ZVS-PWM 制御 SISO 昇圧型実装電源回路のスイッチング波形