HCIIによるLDMOSの特性劣化シミュレーション のための物理ベース最大電界モデルの研究





アウトライン

- 研究背景
- 研究目的
- 従来モデルの概要および問題点
- 提案モデルの導出および検証
- まとめと今後の課題

アウトライン

- 研究背景
- 研究目的
- 従来モデルの概要および問題点
- 提案モデルの導出および検証
- まとめと今後の課題

LDMOS(Laterally Diffused MOS)とは?

- 特徴
 - ドレイン領域拡張し、横方向電界緩和により高耐圧化
 - 大電流・高電圧の用途に対応



用途

 DC/DCコンバータ
 モータードライバ
 パワーアンプ
 パワーアンプ

集積回路に対する信頼性要求の高まり

• 特に車載/産業機器は高信頼性が要求される

車の電源系統の例



集積回路の故障・誤動作は人命に関わる

MOSFETの劣化現象

- HCI(Hot Carrier Injection)劣化
 - -n-MOSFETで顕著な劣化現象
 - 飽和領域動作時に多く発生(V_{DS}>V_{GS}-V_{TH})



アウトライン

• 研究背景

• 研究目的

- 従来モデルの概要および問題点
- ・提案モデルの導出および検証
- まとめと今後の課題

研究目的

- MOS劣化現象をシミュレーションモデル化
 - 回路シミュレータで性能劣化が予想可能
 - 劣化対策(適正マージン設計)が検討可能



今回の報告内容

HCIによるLDMOSの特性劣化シミュレーション のための物理ベース最大電界モデルを検討



アウトライン

- 研究背景
- 研究目的
- 従来モデルの概要および問題点
- ・提案モデルの導出および検証
- まとめと今後の課題

MOSFETにおけるHCI劣化モデル

- Hu Model
 - 多くのHCIモデルの元となる代表的モデル



LDMOSにおけるHCI劣化現象

• 文献[2]による報告

- HCIによりドリフト領域の抵抗が劣化



[2] S. Reggiani, , et al, "Physics-Based Analytical Model for HCS Degradation in STI-LDMOS Transistors," in Electron Devices, IEEE Transactions on , vol.58, no.9, pp.3072-3080, Sept. 2011.

LDMOSにおけるHCI劣化モデル

• 文献[4]による劣化モデル



[4] G. Sasse, , et al, "An LDMOS hot carrier model for circuit reliability simulation," in Reliability Physics Symposium, 2014 IEEE International, pp.5D.5.1-5D.5.6, 1-5 June 2014.

LDMOSにおけるHCI劣化モデル

• 文献[4]による劣化モデル



<mark>問題点</mark>:Emのモデルが公開されていない (論文中ではT-CAD使用した計算値を使用と記載)

アウトライン

- 研究背景
- 研究目的
- 従来モデルの概要および問題点
- 提案モデルの導出および検証
- まとめと今後の課題



簡単化のためSTI構造なしでEmを導出



基準とするLDMOS構造[8]

[8]Jin He, et al, "Linearly graded doping drift region: a novel lateral voltage-sustaining layer used for improvement of RESURF LDMOS transistor performances," Semicond. Sci. Technol. 17 (2002) 721–728.

LDMOSの最大電界の位置



[7]M.A. Belaid and K. Ketata, "Hot-carrier effects on power RF LDMOS device reliability," in Thermal Investigation of ICs and Systems, pp.123-127, 24-26 Sept. 2008.

物理ベース最大電界モデルの導出

$$\frac{\partial^{2}\phi(x,y)}{\partial x^{2}} + \frac{\partial^{2}\phi(x,y)}{\partial y^{2}} = -\frac{qN_{d}(x)}{\varepsilon_{si}}$$
(1)
↓ y方向(0~t1)に積分

$$\int_{0}^{t_{1}} \frac{\partial^{2}\phi(x,y)}{\partial x^{2}} dy + E_{y}(x,0) - E_{y}(x,t_{1}) = -\frac{qN_{d}(x)}{\varepsilon_{si}} t_{1}$$
(2)
↓ Si-SiO2界面の境界条件より

$$E_{y}(x,0) = -\frac{\varepsilon_{0}}{\varepsilon_{si}} \frac{\phi_{f}(x) - V_{gs} - V_{FB,f}}{t_{f}}$$
(3)

$$E_{y}(x,0) \approx -\frac{\varepsilon_{0}}{\varepsilon_{si}} \frac{\phi_{f}}{t_{f}}$$
(4)
FUフト層が完全に空乏化しているならば

$$\frac{\partial^2 \phi(x, y)}{\partial x^2} \approx \frac{\partial^2 \phi_f(x)}{\partial x^2} \tag{5}$$



t₂

Drain

N+

物理ベース最大電界モデルの導出

y方向のt1 - t2境界条件より,

$$\int_{0}^{t^{2}} E_{y}(x,y) dy = \int_{t^{2}}^{t^{1}} E_{y}(x,y) dy \qquad (6)$$

$$\frac{2(\phi_{f} - \phi_{b})}{t_{1}} = \frac{2\phi_{b}}{t_{2}} = E_{y}(x,t_{1}) \qquad (7)$$

$$\phi_{b}(x) = -\frac{qN_{sub}}{2\varepsilon_{si}} t_{2}^{2} \qquad (8)$$

ドレイン近傍(
$$\phi_f = V_{ds}$$
)では

$$\frac{V_{ds} - \phi_b}{t_1} + \frac{qN_d(x)t_1}{2\varepsilon_{Si}} = \frac{qN_{sub}t_2}{\varepsilon_{Si}} \qquad (9)$$

$$\frac{t_2}{t_1} = \sqrt{1 + \frac{N_d(x)}{N_{sub}} + \frac{2\varepsilon_{Si}V_{ds}}{qN_{sub}t_1^2}} - 1 \qquad (10)$$



物理ベース最大電界モデルの導出

y方向のt1 - t2境界条件より,

$$\int_{0}^{t^{2}} E_{y}(x, y) dy = \int_{t^{2}}^{t^{1}} E_{y}(x, y) dy \qquad (6)$$

$$\frac{2(\phi_{f} - \phi_{b})}{t_{1}} = \frac{2\phi_{b}}{t_{2}} = E_{y}(x, t_{1}) \qquad (7)$$

$$\phi_{b}(x) = -\frac{qN_{sub}}{2\varepsilon_{si}} t_{2}^{2} \qquad (8)$$

ドレイン近傍(
$$\phi_f = V_{ds}$$
)では

$$\frac{V_{ds} - \phi_b}{t_1} + \frac{qN_d(x)t_1}{2\varepsilon_{Si}} = \frac{qN_{sub}t_2}{\varepsilon_{Si}} \qquad (9)$$

$$\frac{t_2}{t_1} = \sqrt{1 + \frac{N_d(x)}{N_{sub}} + \frac{2\varepsilon_{Si}V_{ds}}{qN_{sub}t_1^2}} - 1 \qquad (10)$$



物理ベース最大電界モデルの導出

$$\int_{0}^{t_{1}} \frac{\partial^{2} \phi(x, y)}{\partial x^{2}} dy + E_{y}(x, 0) - E_{y}(x, t_{1}) = -\frac{q N_{d}(x)}{\varepsilon_{si}} t_{1}$$
(2)

(2)に(4), (5),(7),(8)を代入すると、 1次元化されたポアソン方程式が求まる

$$\frac{\partial^2 \phi_f(x)}{\partial x^2} - \alpha \phi_f(x) = \beta \tag{11}$$

$$\alpha = \frac{\varepsilon_0}{t_1 t_f \varepsilon_{Si}} + \frac{2}{t_1^2} \tag{12}$$

$$\beta = -\frac{q}{\varepsilon_{Si}} \left[N_d(x) + N_{sub} \left(\frac{t_2}{t_1} \right)^2 \right]$$
(13)

物理ベース最大電界モデルの導出

境界条件を $\phi_f(0) = \phi_0$, $\phi_f(L) = V_{ds}$ とし, 微分方程式を解くと、

$$E_m \triangleq \left| \frac{\partial \phi_f(0)}{\partial x} \right| = \sqrt{\alpha} \frac{\left(-\frac{\beta}{\alpha} + \phi_0 \right) \cosh(\sqrt{\alpha}L) + \left(V_{ds} + \frac{\beta}{\alpha} \right)}{\sinh \sqrt{\alpha}L}$$
(14)

問題点:x=0におけるポテンシャルはVgsとVdsによる関数 しかし、関数として扱うと解析的には解けない



(14)は
$$\phi_f(0) = \phi_0(定数)$$
として導出

 ϕ_0 のモデルを開発

• 文献のEm値に整合するよう、 ϕ_0 をVgsとVdsの関数として開発



$$\phi_0 = d_1 \log\left(\frac{V_{ds}}{d_2}\right) - \left[1 - exp\left(\frac{V_{gs} - V_{th}}{R}\right)\right]$$
(15)

d1,d2,Rはフィッティングパラメータ

開発した物理ベース最大電界モデル

$$E_{m} \triangleq \left| \frac{\partial \phi_{f}(0)}{\partial x} \right| = \sqrt{\alpha} \frac{\left(-\frac{\beta}{\alpha} + \phi_{0} \right) \cosh(\sqrt{\alpha}L) + \left(V_{ds} + \frac{\beta}{\alpha} \right)}{\sinh\sqrt{\alpha}L}$$
$$\phi_{0} = d_{1} \log\left(\frac{V_{ds}}{d_{2}} \right) - \left[1 - \exp\left(\frac{V_{gs} - V_{th}}{R} \right) \right]$$



param	Value
t1	3.934u
tf	10n
d1	348.9m
d2	2.272
R	817.9m

Emを物理ベースモデルで再現

アウトライン

- 研究背景
- 研究目的
- 従来モデルの概要および問題点
- 提案モデルの導出および検証
- まとめと今後の課題

まとめ

- LDMOSの特性劣化をシミュレーションすることを目的とし、これに必要となる最大電界の物理ベースモデルを開発した。
- 開発した物理ベースモデルの最大電界は、
 ゲート・ソース間電圧およびドレイン・ソース間
 電圧のバイアス電圧を変化させても測定デー
 タとよく一致することが確認できた

今後の課題

- Emモデルの精度アップ
- SPICEシミュレータへの実装

Q and A

- Q1:EmデータベースをSPICEに入れてシミュレーションすることはできないの?
- A1:することは可能だと思います。ただし、各構造 毎にデータベースをもつより物理モデルによりパラメ ータを変更するほうが実用的です。
- Q2:他のMOSでも同じように(劣化)モデルって作れるのか?
- A2:使うMOSによって劣化の物理現象が異なります。劣化の物理現象が特定できていれば、モデルをつくることができると思います。

Q and A

- Q3: 大電流(用途)だと劣化しやすいの?
- A3:電流が大きいほど、HCIの確率が高くなるため、劣化がおきやすいと思います。また、熱による影響もおこります。
- Q4:こういう研究は盛んにされているの?
- A4:されています。最近ではGaNやSiCが流行していますので、GaNやSiCでも劣化モデルが研究されると思います。