フィボナッチ冗長設計逐次比較 AD 変換器の補正力の定量化及び フィボナッチ重み付け DAC の提案

荒船 拓也* 澁谷 将平 新井 宏崇 小林 春夫(群馬大学)

Error Tolerance Evaluation of Fibonacci Sequence Weighted SAR ADC and Improved Fibonacci DAC Proposal

Takuya Arafune*, Shohei Shibuya, Hirotaka Arai, Haruo Kobayashi (Gunma University)

This paper describes successive-approximation-register (SAR) ADC design methods to improve reliability with redundancy and digital error correction. We discuss error tolerance evaluation of Fibonacci sequence weighted SAR ADC. Also we propose an improved golden-ratio-weighted DAC topology (which is easy to implement) used internally in the Fibonacci sequence weighted SAR ADC.

キーワード: 逐次比較近似, AD 変換器, 冗長アルゴリズム, ディジタル誤差補正, 黄金比, DA 変換器 (Successive Approximation, ADC, Redundancy, Digital Error Correction, Golden Ratio, DAC)

1. はじめに

近年自動車の電子化が進み,車載エレクトロニクス技術 は自動車の差別化や付加価値の創出に貢献している.特に 電気自動車への移行や自動運転技術の導入に伴い,車載マ イコンと組み合わせて使用される逐次比較近似 AD 変換器 (SAR ADC)の性能要求も年々厳しくなっている.

逐次比較近似 AD 変換器の高性能化への試みの1つに冗 長設計がある.ここでは時間的冗長をシステムに組み込む ことでディジタル誤差補正が実現でき,高速でエラー耐性 のある回路が設計できる [1-6].しかし,この設計手法には 最適な基準値の選定法が確立されておらず,高精度な AD 変換器の設計には熟練の知識と時間が必要である.

筆者らは最適設計の指針として整数論の利用を提案し、 補正力及び変換速度の観点から提案手法の優位性を示して きた[4-6].本論文ではフィボナッチ重み付けを用いた冗長 アルゴリズムが従来手法に比べて、誤差補正面で優れてい ることを定量的に示す.さらにフィボナッチ冗長 SAR ADC の内部で使用される DA 変換器の新トポロジーを提案する. 提案回路[6, 7]により,2進探索 SAR ADC と同等の回路規 模で実現できることを示した.

2. 逐次比較近似 AD 変換器

逐次比較近似 AD 変換器は図 1 のようなサンプル&ホー

ルド回路,重み電圧を生成する DA 変換器,比較器,逐次比 較レジスタ(SAR),クロックの5要素で構成される.低消費 電力且つ小チップ面積で実現できることから車載マイコン の周辺回路に限らず広い分野で使用されている."天秤の原 理"を用いて,高分解能(8~18bit),中速サンプリング(数 MSps 程度)の AD 変換を行う.

まず,サンプル&ホールド回路で保持したアナログ入力 とDA変換器で生成した比較電圧重みを後段の比較器(天秤) で大小を比較し,1bit(MSB)のディジタル出力を得る.次に この出力結果に対応して SAR ロジックが DA 変換器を制御 し,比較電圧重みの大きさの変更を行う.その後も比較・電 圧変更をビット回数繰り返し,アナログ入力をディジタル 値へ変換する.

一般的に解探索法として 2 進探索アルゴリズムが使用さ れ,図2に解探索動作図を示す.この図で縦軸が電圧値,横 軸が判定ステップを表現しており,太線が各ステップでの 比較電圧の大きさである.これらの比較電圧はk-step目の



比較電圧重み p(k)の加減算で決定され,2進探索における 図1 逐次比較近似 AD 変換器の構成.



図 2 4-bit SAR ADC の 2 進探索アルゴリズム. Fig.2. Binary search algorithm of a 4-bit SAR ADC.

Fig.1. Block diagram of an SAR ADC.

比較電圧重み p(k)は 2 進重み(8, 4, 2, 1)である. 2 進探索は AD 分解能と同数の比較数で実現できるため,比較回数の観 点では最も効率の良い探索法とされる.しかしながら,実 際の変換時には入力信号に瞬時的な外乱や急激な変動が生 じる場合があり,また DA 変換出力の不完全整定の場合に, 比較判定結果を誤ってしまう可能性がある. 2 進探索アルゴ リズムの場合,一度でも判定を誤ると 2 進数の性質(10 進数 と 2 進数が 1 対 1 に対応する)から正しい出力を得ることが できなくなる.

そこで筆者らは非 2 進探索法を用いた冗長アルゴリズム を検討してきた[2,5,6,7].

3. 冗長性を有する逐次比較近似 AD 変換器

冗長とは予備や余裕のことであり、本論文では比較器での比較回数を増やすことで時間的冗長をシステムに利用する.それに加え比較電圧重みを2進重みから非2進重みへ変更することでディジタル誤差補正による自己校正を可能にし、入力変動に強いAD変換器が実現できる.

ここで 4-bit 5-step の逐次比較近似 AD 変換器の非2進探 索アルゴリズム(重み付け:8,6,3,2,1)での解探索動作例を 図 3 に示す.この図は入力電圧 8.6LSB における変換動作 で、1st-step で正判定または誤判定をした場合の2つの変換 過程を示している.これらの違いは初段の判定正誤だが、 後段ステップで補正されて2例とも正しい出力を得ている. これは比較回数に余裕を持たせたことで1つの出力を複数 のディジタルコード表現が可能になるため、誤判定を補正 (リカバー)できる.

逐次比較近似 AD 変換器の冗長設計に関して式を用いた 一般化を行う. N-bit 分解能のAD変換器をM-stepの比較で 実現すると, k-step 目の比較電圧 $V_{ref}(k)$ は式(1)になる. な お MSB より k 個目の比較電圧重みをp(k)とし, k-step 目で (k-1)-step 目の比較電圧 $V_{ref}(k-1)$ に加減算する値とす る.



図3 4-bit 5step SAR ADC の非2進探索の動作. Fig.3. Operation of a 4-bit 5-step SAR ADC in case of correct and incorrect judgments.

$$V_{ref}(k) = \sum_{i=1}^{k} d(i-1)p(i)$$
 (1)

逐次比較近似 AD 変換器の冗長設計を前式のように一般化 すると, k-step 目で誤判定を起こした場合,補正可能な入 力範囲差q(k)は式(2)のように定義できる[2].

$$q(k) = -p(k+1) + 1 + \sum_{i=k+2}^{M} p(i)$$
 (2)

この入力補正範囲に対して $q(k) \ge |V_{ref}(k) - V_{in}|$ を満たす とk-step 目での誤判定を正しい値へと修正できる.式(2)よ り、p(k)は補正範囲を決める唯一のパラメータであり、冗 長設計における最も重要なパラメータであることが分かる.

冗長設計の比較電圧重み p(k)の決定に当たって, 隣り合う重みの比率が1以上かつ2以下である条件を満たすと同時に, 判定ステップ数(変換速度)と補正力のトレードオフを配慮しなくてはならない. さらに, 整数のみを扱うAD変換器は小数重みとの整合性が悪く, 整数への丸め操作が必要となり, 補正力を十分に発揮できなくなる. 従来の重み選定手法では, このような冗長量や補正力を考慮して設計者が最適な比較電圧重み p(k)を決定していたが, 大きな労力と時間が必要である.

4. フィボナッチ冗長設計の逐次比較近似 ADC

〈4・1〉フィボナッチ数列と冗長設計

フィボナッチ数列は式(3)の漸化式で定義される数列である[7]. 式(3)中の n は n \geq 0 を満たす任意の自然数である.

$$F_{n+2} = F_n + F_{n+1}$$
 (3)
 $f_{\mathcal{L}} \not\subset F_0 = 0, F_1 = 1$

式(3)に従って、いくつかの項を計算すると隣り合う2項の 和が次の項になる性質がある.さらに隣り合う2項の比率は 式(4)で示される値(黄金比)へと収束する.

$$\lim_{n \to \infty} \frac{F_n}{F_{n-1}} = 1.618033988749895 = \varphi \tag{4}$$

この2 性質を冗長設計に利用することで冗長設計条件を満 たすと同時に AD 変換器と整合性の高い比較電圧重みが簡 単に実現できる.

〈4・2〉フィボナッチ冗長設計の補正能力

図 4 にフィボナッチ数列を冗長設計に応用したフィボナ ッチ冗長探索アルゴリズムの解探索動作模式図を示す.こ れまでの研究で本アルゴリズムでは k step 目の補正可能範 囲は k+1 step 目の補正可能範囲と必ず接することが理論的 に証明されている[6].

ここで冗長設計における補正力の定量化について考える. 本論文で検討するのは外部ノイズが瞬間的に(1step 幅)混入 した場合を想定し、入力電圧と十進数にエンコードした出 力電圧が不一致の場合を誤判定、一致した場合を正判定と する. 誤判定率(Error ratio)は総判定数に対する誤判定数の 割合で表し、この比率が小さければ誤判定数が少なく、補 正能力が高いことを意味する.

補正力の検証として Radix 手法及びフィボナッチ手法を 用いて 8-step の冗長性を有する 6bit の SAR ADC を設計し, 誤判定率を Excel の数値計算にて比較する.入力にはサン プル&ホールド処理後の波形を入力し,刻み幅 0.1V の 0~ 63V で変化させていく.ノイズ段は 1-step のみ設け,そこ にノイズ振幅±3Vの範囲で刻み幅 0.5V でそれぞれ重畳す る.それを全 step パターンに重畳した場合を検証し,Radix 手法及びフィボナッチ手法にて補正力の比較を図る.Radix 手法は隣り合う項の比率を刻み幅 0.01 の 1~2 区間で決定し, 各 step の重み生成時は毎回同じ比率を使用する.

図5にRadix 手法とフィボナッチ手法のノイズ耐性を比 較した結果を示す. 縦軸は誤判定率, 横軸は各 Radix を表 しているが、フィボナッチ手法に関してはradix手法との比 較容易化のために各 radix にフィボナッチ誤判定率を表示 している. この図の誤判定率を比較すると Radix 手法と比 べた場合,フィボナッチ手法が最も誤判定率が小さく,補 正能力が高いことが確認できる. すなわち Radix(radix 刻 み幅0.01)手法に対してフィボナッチ手法は補正能力の観点 で優れていると言える. 今回 8-step で 6bit の SARADC を 設計したが、Radix 手法はフィボナッチ手法に対して全ての 入力範囲がカバーできなかったり、補正可能 step 段が少な かったりする点で劣っていた. これらは判定回数をさらに 増やすことで改善できるが, 逆に変換速度が遅くなってし まう可能性があり、安易に増やせない. そのため、少ないス テップ数で高い補正能力を実現できるフィボナッチ手法は 逐次比較近似 AD 変換器の冗長設計において、無駄の少な い最適な設計法となる可能性がある.

〈4・3〉フィボナッチ冗長設計の実現における課題

2 進数からフィボナッチ数への重み変更に伴い, SAR ADC内のDAC及びSARロジックを冗長設計用に変更しな ければならない. 従来手法としてフィボナッチ加減算 SAR





Fig.4. Redundant search algorithm of a 4-bit 6-step SAR ADC using Fibonacci sequence.

ロジックの適用, 冗長設計用 SAR ロジックの適用[2], フィ ボナッチ重み付け生成 DAC の適用[6]の3種類が存在する. フィボナッチ加減算 SAR ロジックはバイナリ型の DAC を使用し, DAC の制御パターンを変更することで2進重み を用いてフィボナッチ重みを発生させる方式である. バイ



図 5 Radix 手法とフィボナッチ手法の補正力の比較 Fig.5. Comparison between radix method and Fibonacci method.

ナリ型 DAC をそのまま使用できる利点があるが、制御パタ ーンの変更に伴い、フィボナッチ加減算 SAR ロジックが従 来ロジックと比較して複雑化してしまう.

冗長用 SAR ロジックは判定結果を一度2進数にエンコー ドし、この値に対応して加算器と減算器を動作させること で加減算を行う.比較電圧重みはRAM内に事前に記録して おき、最終段で温度計デコーダによるデコードを行い、 DAC の制御を行う方式である.この回路もバイナリ型 DAC を使用できるが、使用前に一度比較電圧重みを RAM 内に記録する必要がある.また、演算処理のためにエンコ ードする必要があり、演算処理前後の遅延が大きい.

加算型フィボナッチ DAC は R-2R 抵抗ラダーDAC の抵 抗値を R のみに改良した R-R 抵抗ラダーDAC のことを指 す[6, 7]. 抵抗値を R に統一することで電流分割がフィボナ ッチ数と同値になる. これは R-R 抵抗列の電流分割法則と フィボナッチ数列の漸化式が同法則であるからである. こ の回路は図 6 のように構成が比較的簡単で, 2 種類の抵抗値 のみで構成できるため, 高精度で温度特性の良い DAC がで



きる. 逐次比較型の正確な変換には、コンパレータの判定 結果を DA 変換器の精度が重要であるため、容易に高精度 化できることは大きなメリットとなる. しかし、従来 SAR ロジックとの整合性が悪い、回路の大規模化等、利点が多 い反面欠点も多い. これらの課題はフィボナッチ冗長

図6 従来フィボナッチ数列重み付け DAC

Fig.6. Conventional Fibonacci weighted DAC

SAR ADC 実現の障壁となっていた.

そこで本論文ではフィボナッチ冗長設計を簡単且つ高精 度に実現できる新たな DAC を提案する.

〈4・4〉加減算型フィボナッチ DAC を用いた ADC の実現

従来手法は比較器の判定結果のディジタル値と生成した フィボナッチ比較電圧重みの加減算が1対1で対応してい ないため、エンコーダやロジックの変更が必須であった. しかし、本論文で提案するDACは従来の加算部に加え減算 部を追加したことで判定結果と加減算の対応が1対1とな った.これによりエンコーダが不要になり、従来のSARロ ジックを使用することができる.ただし、DACの初期出力 電圧を0で維持するためにSARロジックにD-FF段を追加 する必要がある.ここでn個のノードを持つR-R抵抗ラダ ー回路の電流分割について考える.各ノードから右側を見 たときの合成抵抗は右のノードから次のようになる.

(1/1)R, (2/3)R, (5/8)R, (13/21)R, ...

...,
$$\left(\frac{F_{2(n-m)+1}}{F_{2(n-m)}}\right)$$
, ..., $\left(\frac{F_{2n+1}}{F_{2n}}\right)R$ (5)

上式の抵抗比率よりノード毎に電流をGND側にF_{2n+1},次 段側にF_{2n}と分割することが確認できる.さらにk-step目の 判定結果後のDACの電流動作を考える.判定結果がHigh のとき,各stepに対応した加算用電流源が動作し,一方 Lowのときは減算用電流源が動作する.これらを考慮して m-node目(右端を1-node)の電圧V(m)の一般化を行うと

$$V(m) = \pm \left(\frac{F_{2(n-m)+1}}{F_{2n}}\right) IR$$
 (6)

となる.式中の抵抗値及び電流値は任意変更でき,分子電 圧だけを取り出せる.図7に5-node加減算型フィボナッチ DACの回路構成を示す.線形素子のみを用いていることか ら重ね合わせの理が適用でき,この構成によりフィボナッ チ数列の奇数項重みDACが実現できる.

従来回路ではここで奇数項と偶数項で R-R 抵抗ラダー列 が計2列必要であった(図6参照).しかし、フィボナッチ数



列の漸化式(3)を式変形すると下記の式(7)が得られる.

 $F_{n+1} = F_{n+2} - F_n$ (7) この式よりフィボナッチ数列の偶数項は隣り合う奇数項の 差分で表現でき, R-R 抵抗ラダー列を1段にできる. またオ ペアンプ等による電圧加算も不要になるため, バイナリ型 図7 提案するフィボナッチ DAC

Fig.7. Proposed Fibonacci DAC

DACと同等の回路面積で実現できる. さらに2進SARロジ ックとの整合性が良いため,図1の従来構成のDAC部を提 案DACに変更し,SARロジックにD-FFを加えるだけで高 速でノイズ耐性に優れたAD変換器が簡単に実現できる.

5. まとめ

本論文では補正能力の定量化を行い、従来手法と補正力の比較をした.今回はサンプル&ホールド処理後の入力電 圧に外部ノイズが瞬間的に(1step 幅でノイズ振幅±3V以内) 混入した場合を想定した.このときの総判定数に対する誤 判定数の割合で比較し、radix 手法に対してフィボナッチ手 法の方が補正能力の面で優れていることを示した.

さらに加減算型フィボナッチ DAC を提案し, 従来フィボ ナッチ DAC と比較して回路が小型化できることを示した. さらに 2 進 SAR ロジックとの整合性が良いため, 2 進重み の逐次比較近似 AD 変換器に提案 DAC を適用するだけでフ ィボナッチ冗長設計が実現できる.これにより, 逐次比較 AD 変換器のフィボナッチ冗長設計が従来 SAR ADC に比べ 回路規模をほとんど増大させることなく, ノイズ耐性に優 れた AD 変換器を容易に実現できることを示した.

献

文

- F. Kuttner : "A 1.2V 10b 20MSample/s Non-Binary Successive Approximation ADC in 0.13µm CMOS", Tech. Digest of International Solid-State Circuits Conference, San Francisco (Feb. 2002)
- (2) T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori: "SAR ADC Algorithm with Redundancy and Digital Error Correction", IEICE Trans. Fundamentals, vol.E93-A, no.2, (Feb. 2010).
- (3) T. Okazaki, D. Kanemoto, R. Pokharel, K. Yoshida, H. Kanaya: "A Design Methodology for SAR ADC Optimal Redundancy Bit", IEICE Electronics Express, Vol.11, No.10, (Apr. 2014)
- (4) Y. Kobayashi, H. Kobayashi : "SAR ADC Algorithm with Redundancy Based on Fibonacci Sequence", The 3rd Solid State Systems Symposium-VLSIs and Semiconductor Related Technologies & The 17th International Conference on Analog VLSI Circuits, Ho Chi Minh City, Vietnam (Oct. 2014)
- (5) Y. Kobayashi, S. Shibuya, T. Arafune, S. Sasaki, H. Kobayashi : "SAR ADC Design Using Golden Ratio Weight Algorithm", The

15th International Symposium on Communications and Information Technologies 2015, Nara, Japan (Oct. 2015).

- (6) T. Arafune, Y. Kobayashi, S. Shibuya, H. Kobayashi, "Fibonacci Sequence Weighted SAR ADC Algorithm and its DAC Topology", IEEE 11th International Conference on ASIC, Chengdu, China (Nov. 2015).
- (7) 桜井進(著):「雪月花の数学」,祥伝社黄金文庫(2010年6月).