ラテン方陣、魔方陣レイアウトアルゴリズムによる

セグメント型 DA 変換器の線形性向上

姚丹 孫逸菲 東野将史 荒船拓也 小林春夫 (群馬大学)

DAC Linearity Improvement With Layout Technique Using Latin and Magic Squares Dan Yao, Yifei Sun, Masashi Higashino, Takuya Arafune, Haruo Kobayashi (Gunma Univ.)

This paper proposes using Latin and magic square layout techniques to improve the linearity of a segmented DAC to cancel systematic mismatch effects among unit current (or capacitor) cells. Simulation results and discussions are shown for comparison among magic square, random walk and regular layout techniques.

キーワード: ラテン方陣, 魔方陣, DA 変換回路, 線形性, ミスマッチ, レイアウト (Latin Square, Magic Square, DAC, Linearity, Mismatch, Layout)

1. はじめに

電子機器は高速化,小型化が求められており,ディジタル 回路はそれらに適している.ディジタル化の進展に伴い, 多くの電子機器には DA 変換器(DAC)が搭載されている. 半導体素子を構成しているシリコンウェハ上では, MOSFET 特性, R, C 値等にシステマティックな相対ばら つきが存在する(特性,値がレイアウト配置により傾斜をも つ).これにより DAC 入出力特性の線形性劣化の問題があ る.そこで本論文では,セグメント型 DA 変換器の線形性の 向上を検討した.ラテン方陣,魔方陣(Magic Square) [1-3] を用いた単位電流セル(または単位容量セル)配列のレイ アウト方法により,1次及び2次システマティックミスマッ チの影響をキャンセルする方法を検討した.

2. セグメント型 DA 変換器の構成と動作

DA 変換器は、バイナリ(Binary) 型とユナリ(Unary) 型が あり、両者を組み合わせたものがセグメント型である.

バイナリ型とは、2 進数の要素を加算するものである. ユ ナリ型は、2 進数データを一旦デコードし、数値に変換して から単位要素をその個数分加算するものである[6][7].

ユナリ型は、最小単位の電圧、電荷もしくは電流を 2^N-1個用意し、ディジタル値に応じて加算することで DA 変換を実現する.図2は電流源を用いたものである.デコー ダにより、2進データをデコードし、そのディジタルデータ に応じた単位要素分の電流源を ON にすることで、アナロ グ信号に直すものである.

ユナリ型は,素子のミスマッチがあっても,バイナリ型 と比べて出力信号への影響が少ない.グリッチも小さく単 調性も原理的に保証される.素子数が多くなってしまうの が欠点である.高線形性の DA 変換器を実現しようとする と単位セル (図1の単位電流 I)間の相対ミスマッチが問題 になり,この影響を軽減するレイアウト技術を論じる.



図 1 ユナリ型 DA 変換器と単位電流セルのレイアウト Fig. 1. Unary DAC circuit and layout of unit cell array.



Fig. 2. Segmented DAC

多くの DA 変換器では、バイナリ型とユナリ型を組み合わせたものが用いられている.上位ビットには素子感度の低いユナリ型を用い、下位ビットでは、素子数の少ないバ

イナリ型が用いられる.これにより、高精度なDA変換器を 適正な回路規模・消費電力で実現できる.

3. 回路素子特性のばらつき

回路を構成している素子はICチップ上で特性の製造ばら つきが生じる.配置(場所)によるシステマティックなばら つきと,配置に依存しないランダムなばらつきが存在する. これにより,DA変換器の入力信号と出力信号は,本来であ れば線形関係にあるはずであるが,非線形になってしまう 問題がある.各ばらつきの原因について示す[4-8].

- 1) システマティックなばらつき
 - ・配線での電圧降下
 - ・温度分布
 - ・CMOS の製造プロセス
 - a)ドーピング分布

b)酸化膜の厚さによる、しきい値電圧の変化

- ・ウエハ面内の精度
- ・機械的ストレス
- 2) ランダムなばらつき
 - ・デバイスのミスマッチ

システマティックなばらつきは、配置による一次の二次 の傾斜のばらつきがある.回路上では、それらを足し合わ せたものが、実際のばらつきとなって回路動作に影響して くる.一次及び二次のばらつきに関して以下に示した.

1) 一次の傾斜のばらつき(Linear gradient)

・配線での電圧降下

- ・CMOS の製造プロセス
- 2) 二次の傾斜のばらつき(Quadratic gradient)
 - ・温度分布
 - ・ウエハ面内の精度
 - ・機械的ストレス

上記のばらつきは、セグメント型 DA 変換器の入出力信 号の線形性に大きく影響する. DA 変換器を構成する電流源 のばらつきを図 3,45に示した.(x,y) をその素子のチップ 上での位置の座標とすると 一次及び二次のばらつきは、 以下の式で表される.

1) 一次

$$\varepsilon_l(x,y) = g_l * \cos \theta * x + g_l * \sin \theta * y$$

 θ : 傾きの角度, g_l : 傾きの大きさ

2) 二次

$$\varepsilon_q(x, y) = g_q * (x^2 + y^2) - a_0$$

g_q:変化量, a_0:位置

3) 一次+二次

$$\varepsilon_j(x,y) = \varepsilon_l(x,y) + \varepsilon_q(x,y)$$

システマティックなばらつきの DA 変換器の線形性への 影響は、回路のレイアウト技術により緩和できることが知 れている. セグメント型 DA 変換器の場合、従来方法である 酔歩(random walk) によりばらつきを軽減し、線形性を向 上させている.







図4 二次のばらつき

Fig. 4. Quadratic error



Fig. 5. Linear and quadratic joint errors

4. 魔方陣について

魔方陣には、各行・列・対角成分の要素の和が全て一定で ある性質をもつ.この性質から、ユナリ型 DA 変換器の単位 セルの配列のバランスがよいのではと考え、DA 変換器にお けるレイアウトに応用できる(システマティックの影響を 軽減できる)のではないかと考えた.

〈4・1〉 魔方陣の性質

魔方陣とは、1から始まる連続した自然数をn×nの碁盤の目状に並べ、各行、列及び対角線上の数の和が全て等しいものである(定和性). 各行、列、対角線上に含まれる数がn個であることから、一般n×nである魔方陣をn次の魔方陣あるいはn次方陣と呼ぶ.また、n次方陣の各行、列、対角線要素の定和Sは、以下の式で表される.

$$S = \frac{n^2(n^2+1)}{2}$$

図 6 に示した魔方陣は,各行・列・対角成分の要素の和 が全て一致していることが確認できる.



Fig. 6. Equivalent constant sum characteristics.

これら性質を利用して、電流源を用いたセグメント型 DA 変換器のスイッチング順序に魔方陣を利用することによっ て、システマティックなばらつきを軽減できるのではない かと考え、魔方陣による単位セルレイアウトのアルゴリズ ムを考察した.

同心魔方陣は,魔方陣の外側からひと側ずつ取り除いていっても,残る部分が常に定和性を失わないものである. 解析で用いた8次の同心魔方陣を図7に示す.この方陣を4つ組み合わせることにより,8bitのセグメント型 DA 変換器を実現する.

59	5	4	62	63	1	8	58
9	18	17	49	50	42	19	56
55	20	28	33	29	40	45	10
54	44	38	31	35	26	21	11
12	43	39	30	34	27	22	53
13	24	25	36	32	37	41	52
51	46	48	16	15	23	47	14
7	60	61	3	2	64	57	6

図 7 8 次同心魔方陣



〈5・1〉同心魔方陣を用いたアルゴリズム

図 11 に示した同心魔方陣を 4 つ組み合わせた 8bit の場 合をシミュレーションで線形性の確認をした

〈5・2〉解析結果と考察

1) 一次のばらつき

最大値は,±1になるように設定し,角度θのみを変化させて,そのときの INL(積分非直線性)の変化を調べた. 一次のばらつきでは,Random Walkよりも同心魔方陣を用いたアルゴリズムの方が,ばらつきを軽減できた.

2) 二次のばらつき

二次のばらつきでは、同心魔方陣を用いるより Random Walk アルゴリズムのほうが非線形性低減できた.

3) 一次+二次のばらつき

一次の方が大きい場合は同心魔方陣のアルゴリズムが適

しており(図 10)、二次の方が大きい場合は Random Walk が適している(図 11)ことがわかった.



図 8 θ = 30°の時の INL シミュレーション結果 Fig. 8. Simulated INL (θ = 30°)



図9 二次のばらつきのシミュレーション結果

Fig. 9. INL in case of quadratic gradient error



図 10 一次の方が二次より大きい場合の解析結果 Fig. 10. Simulated INL when linear gradient





図 11 二次の方が一次より大きい場合の解析結果

Fig. 11. Simulated INL when quadratic gradient error is bigger than linear gradient error.

6. ラテン方陣

 ラテン方陣とは n 行 n 列の表に n 個の異なる記号を、各 記号が各行および各列に1回だけ現れるように並べたもの である。(図 12)[9,10] とくに図 12 (b)の構成を標準ラテン 方陣とよぶ。数学者のオイラー (Leonhard Euler 1707-1783)
等 によって研究された.

1	2	3	4
3	4	1	2
4	3	2	1
2	1	4	3



図 12 (a) 4x4 ラテン方陣 Fig. 12 (a) 4x4 Latin Square (b) 4x4 標準ラテン方陣(b) 4x4 Standard Latin Square

6bit (8x8) の場合の規則的レイアウト(図 13), コモンセン トロイドレイアウト(図 14), 標準ラテン方陣レイアウト(図 15) で一次、二次傾斜のばらつきの場合の DA 変換器の線形 性の比較を行った.

1	2	3	4	5	6	7	8
9	10	11	12	13	14	15	16
17	18	19	20	21	22	23	24
25	26	27	28	29	30	31	32
33	34	35	36	37	38	39	40
41	42	43	44	45	46	47	48
49	50	51	52	53	54	55	56
57	58	59	60	61	62	63	64

図13 電流源の規則的レイアウト

Fig. 13 Regular layout of 2D array of current cells



図 14 電流源のコモンセントロイドレイアウト

. 14 Common centroid rayout of 2D array of current ce							
1,	2	3	4	5	6	7	8
2	3	4	5	6	7	8	1
3	4	5	6	7	8	1	2
4	5	6	7	8	1	2	3
5	6	7	8	1	2	3	4
6	7	8	1	2	3	4	5
7	8	1	2	3	4	5	6
8	+1_	2	3	4	5	6	7



Fig. 15 Standard Latin square layout of 2D array of current cells

ー次傾斜ばらつきの場合の数値シミュレーション結果を図 16 に、二次傾斜ばらつきの場合の結果を図 17 に示す. ラ テン方陣とコモンセントロイド法はほぼ同等の線形性であ ることがわかる.



図 16 一次傾斜ばらつきの場合の INL

Fig. 16 Simulated INL in case of linear gradient



図 17 一次傾斜ばらつきの場合の INL

Fig. 17 Simulated INL in case of linear gradient ラテン方陣はコモンセントロイド的に電流源選択を行いア ルゴリズムを改良できる余地がある.

7. まとめ

この論文では, 魔方陣, ラテン方陣を用いて電流源を用い たセグメント型 DA 変換器の入出力関係の線形性向上を考 案した. 魔方陣、ラテン方陣の配列を工夫することにより 擬似乱数を再現し, 従来の技術である Random Walk, コモ ンセントロイド法よりも線形性が向上できる可能性がある ことを示した.

	文 献
(1)	大森清美「魔方陣の世界」,日本評論社(2013 年 8 月).
(2)	佐藤肇「幾何学の魔術-魔方陣から現代数学」日本評論社(2002年).
(3)	東野将史,小林春夫「セグメント型 DA 変換器の魔方陣レイアウト技
	術による線形性向上」電気学会 電子回路研究会 (2014 年 10 月)
(4)	Xueqing Li, et. al., "Balanced Switching Schemes for
	Gradient-Error Compensation in Current-Steering DACs",
	IEICE Trans. Electron, (Nov. 2012).
(5)	Yonghua Cong, et. al., "Switching Sequence Optimization for
	Gradient Error Compensation in Thermometer-Decoded DAC
	Arrays", IEEE Trans. Circuits and Systems II, (July 2000)
(6)	A. M. Geert, et. al., A 14-bit Intrinsic Accuracy Q^2 Random Walk
	CMOS DAC", IEEE Journal of Solid-State Circuits, (Dec. 1999).
(-)	

(7) Ko-Chi Kuo, Chi-Wei Wu, "A Switching Sequence for Gradient Error Compensation in the DAC Design", IEEE Trans. Circuits and Systems II (Aug 2011).

(8) Takahiro Miki, et. al., "An 80-MHz 8-bit CMOS D/A Converter", IEEE Journal of Solid-State Circuits (Dec. 1986).

(9) 大村平 「数理パズルの話」、日科技連(1998年)

(10) 芳沢光雄「いかにして問題をとくか 実践活用編」 丸善出版 (2012 年)