

逐次比較時間デジタイザの高性能化の検討

井田貴士、小澤祐喜、姜日晨、小林春夫 (群馬大)、塩田良治(socionext)

群馬大学 理工学部 電子情報理工学科

小林研究室 学部4年

井田貴士

t13304014@gunma-u.ac.jp

OUTLINE


- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

OUTLINE


- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

研究背景

電圧分解能型




時間分解能型



時間ディジタル回路
(Time-to-Digital Converter : TDC)

CMOSプロセス技術の微細化


時間分解能が上がる



OUTLINE

- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

時間デジタイザ回路の役割




時間デジタイザ回路 (Time-to-Digital Converter、TDC) ;
タイミング信号の時間差を測定しデジタル出力

逐次比較型TDCの構成



マルチプレクサを使用し
Dフリップ-フロップ数を大幅削減

逐次比較近似の原理を利用し
回路の動作ループを作る

逐次比較型
SAR: Successive Approximation Register




基本フラッシュ型TDC





逐次比較型TDC

逐次比較型(SAR)TDCの構成と動作




逐次比較型(SAR)TDCの構成と動作

STEP2





例

$\Delta T = 4.3\tau$ の場合




逐次比較型(SAR)TDCの構成と動作

STEP3




例



$\Delta T = 4.3 \tau$ の場合



逐次比較型(SAR)TDCの構成と動作




残差時間の利用




残差時間 $T_{residue}$ を
高時間分解能のサブTDCでさらに計測

SAR TDCの計測結果




SAR + Vernier-Type TDCの構成と動作

3bit SAR + 3bit SAR-Vernier TDC



SAR + Vernier-Type TDC

3bit SAR + 3bit SAR-Vernier TDCの出力



$$\begin{aligned} & \{Dout1, Dout2\} \\ & = \{100, 010\}_2 \\ & = \{4, 2 \times 0.125\}_{10} \\ & = 4.250 T_1 \end{aligned}$$

$$\text{誤差} : |4.3 T_1 - 4.250 T_1| = 0.05 T_1$$


SAR TDCだけの場合 :

$$\text{誤差} : |4.3 T_1 - 4 T_1| = 0.3 T_1$$

OUTLINE


- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

自己校正の目的



遅延配列のもつ平均値の遅延値がばらつく

- 素子配列
- プロセス電源電圧
- 温度変動



相対ばらつき

こちらに注目

- 全体の遅延素子の遅延



絶対ばらつき

基準クロックの発生


自己校正を行いたい



基準クロックが必要



周波数を分周することによって基準クロックを生成可能
時間Tは**容易**かつ**正確**に生成することができ
設計者自身が設定可能



校正アルゴリズム概要

n_{\blacksquare} : 出力データ
 T_{\blacksquare} : 既知の入力データ

例: サンプル数「3」



$$\begin{cases} n_A \tau \cong T_A \\ n_B \tau \cong T_B \\ n_C \tau \cong T_C \end{cases}$$



$$\begin{cases} \tau \cong T_A/n_A \\ \tau \cong T_B/n_B \\ \tau \cong T_C/n_C \end{cases}$$



$$\tau = \frac{\frac{T_A}{n_A} + \frac{T_B}{n_B} + \frac{T_C}{n_C}}{3}$$



多数のサンプルの平均をとることによって、数値を推定する

2ステップ逐次比較TDCにおける 校正アルゴリズム概要


今回の計算方法例
「サンプル数：3の時」

$n_{\blacksquare}, m_{\blacksquare}$: 出力データ
 T_{\blacksquare} : 既知の入力データ

$$\begin{cases} n_A \tau_1 + m_A \tau_3 \cong T_1 \\ n_B \tau_1 + m_B \tau_3 \cong T_2 \\ n_C \tau_1 + m_C \tau_3 \cong T_3 \end{cases}$$

$$\text{※ } \tau_3 = \tau_1 - \tau_2$$

$$\begin{cases} \tau' = m_1 \tau_1 + n_1 \tau_3 \doteq T_1 \\ \tau'' = m_2 \tau_1 + n_2 \tau_3 \doteq T_2 \\ \tau''' = m_3 \tau_1 + n_3 \tau_3 \doteq T_3 \end{cases}$$




D_{OUT1}

n_{\blacksquare}

D_{OUT2}

m_{\blacksquare}

τ の正確な値を求める



今回、 $\tau_1 (= 1.0)$ $\tau_3 (= 0.1)$ と仮想的に設定し、比較、評価


推定値に対する測定誤差

τ_1 の推定値に対する測定誤差

サンプル数「2」の時
約3.7%



サンプル数「100」の時
約1.2%




τ_3 の推定値に対する誤差割合

サンプル数「2」の時
約19.5%



サンプル数「100」の時
約9.0%

τ_1 の推定値に対する測定誤差



推定値に対する誤差のばらつき

$\tau_1 (= 1.0)$ に対する誤差ばらつき

サンプル数「2」の時
0.86(-14%) ~ 1.08(+22%)





サンプル数「100」の時
0.98(-2%) ~ 1.01(+1%)

$\tau_3 (= 0.1)$ に対する誤差ばらつき

サンプル数「2」の時
0.03(-70%) ~ 0.35(+250%)



サンプル数「100」の時
0.1(0%) ~ 0.12(20%)



OUTLINE

- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

トリガ回路とは

入力信号に対するしきい値を2つもつデジタル回路


入力信号の電位が高いしきい値を超えたとき → 論理Hの電位を出力
 入力信号の電位が低いしきい値を下回ったとき → 論理Lの電位を出力
 入力信号が低いしきい値と高いしきい値の間にあるとき → 前の出力電位を保持

今回は

「入力信号が入った時


そのタイミングで位相ゼロで

一定の周期で発振する回路」を使用



トリガ回路




従来




電圧信号は保持できる



時間信号差は保持できない




今回




時間信号差は保持できる

SAR TDCにおける動作



SAR TDC



SAR TDCには複数の ΔT が必要

SAR TDCは繰り返し信号しか測定できない



SAR TDCを単発信号でも測定できるように

トリガ回路を用いた単発タイミング測定

今回


START, STOP信号を入力



入力のタイミングから決められた初期位相で発振を開始



二つのトリガ回路を用いることで**時間信号差の保持**が可能






SAR TDCは**複数のstep**が必要

SAR TDCの前段に用い、単発信号も測定できる構成を提案

トリガ回路を用いた単発タイミング測定

「トリガ回路の例」



track-and-hold回路が

• **track mode**

$$\begin{aligned} V_{out} &= \cos(\omega t) \cos(\omega t) + \cos(\omega t + \pi/2) \cos(\omega t + \pi/2) \\ &= \cos^2(\omega t) + \sin^2(\omega t) \\ &= \underline{1} \quad (\text{一定の値}) \end{aligned}$$


• **hold mode**

$$\begin{aligned} V_{out} &= \cos(\omega t) \cos(\omega t_0) + \sin(\omega t) \sin(\omega t_0) \\ &= \underline{\cos(\omega(t - t_0))} \end{aligned}$$

※ **trigger time: t_0**

トリガ回路を用いた単発タイミング測定

トリガ回路を用いたSAR TDC



OUTLINE

- 研究背景
- TDCとは
- SAR-TDC
 - 残差時間の利用
 - 高時間分解能のサブTDC
- 2ステップ方式による高分解能化
SAR+Vernier-Type TDC
- 校正アルゴリズム概要
- シミュレーションによる概要と検証
- SARTDCの自己校正を行うための
トリガ回路を用いた単発タイミング測定
- まとめ

まとめ

研究課題

- ・ 高時間分解能・高線形性TDC回路を
少量回路/低消費電力で実現する
- ・ SAR TDCで単発タイミング測定を可能にする



考案

- ・ 2ステップSAR TDCの構成とその遅延素子配列の
(平均)遅延値のばらつきの測定・補正法を検討
- ・ SAR TDCの前段にトリガ回路を用い単発タイミング
測定を可能とした

時間は最も貴重な資源である

成果をあげる者は
仕事からスタートしない。
時間からスタートする。



Effective executives do NOT start with their **tasks**.
They start with their **time**.

(Peter F. Drucker)

Q&A

Q.TDCとはどのようなものか？また具体的な用途は？

A.車載センサー等に使われている。TDCは二つのアナログ信号の差をとりデジタルで出力されるものである。

Q.トリガー回路はジッタ等乗った場合どのようなものとなるか？

A.今回の発表ではまだ回路提案に過ぎず、すべてにおいて理想的に設計していることからジッタ等は実際に設計してみないと答えることができない。

Q.サンプル数を増やすと遅延素子のばらつきが軽減するのはわかったが、増やしすぎると誤差が増えるように感じるが適正なサンプル数は存在するのか

A.今回サンプル数を100回と設計しシミュレーションを行ったが、100回分までは確かに誤差は減り続けた。しかしながら今回のシミュレーションではそれ以上サンプル数を多くしていないので適切なサンプル数があるのかはわからない。

あとあと考えてみると、単純にサンプルを増やすと誤差が増えていくのかもしれないが、アルゴリズム的には連立方程式を解くことによってサンプル同士に関係性を持たせて、平均を求めていくので増やしすぎたからといって誤差が大きくなるのではないかと思う。