マルチビット ΔΣDA 変換器の線形性向上アルゴリズムの検討 - DWA, 自己校正およびその組み合わせ

小島 潤也* 村上 正紘 小林 春夫(群馬大学)

キーワード: ΔΣ 変調, DA 変換, マルチビット, DWA, 自己校正

(Delta Sigma Modulation, DA Converter, Multi-bit, Data-Weighted Averaging, Self -Calibration)

1. 研究背景

ΔΣDA 変換器は大部分がデジタル回路で構成され, 直流 信号/低周波信号を高分解能・高線形に生成できるので, 電 子計測器・LSI 試験装置等に多用される (図 1)[1]. デジタル 変調器の後段に (1 ビットではなく) マルチビット Digital to Analog Converter (DAC) を使用する場合を考える. 次 のメリットがある. (i) 同じオーバーサンプリング比で高い Signal-to Quantization Noise Ratio (SQNR) に繋がる. (ii) 高次変調器のためのループ安定性が向上する. (iii)後段のア ナログフィルタの要求性能を緩和できる. しかし, 単一ビ ット DAC は原理的に直線性が保証されるが, マルチビット DAC は保証されず, わずかではあるが非線形性が生じ, そ れが ΔΣDA 変換器の全体の線形性を劣化させる問題がある.

本研究ではマルチビット DAC 使用の場合も高線形性を 得るために Data-Weighted Averaging (DWA) と自己校正 を用いたアルゴリズムを検討する. さらに DWA と自己校正 アルゴリズムの組み合わせを変え, Matlab にてシミュレー ションを行い,提案手法の効果を確認する[2-4].



Fig. 1. Block diagram of a $\Delta\Sigma$ DA converter

2. ΔΣDA 変調器 (デジタル変調器)

<2.1> ΔΣDA 変調器の構成

ΔΣDA 変調器は積分器とデジタル量子化器のフィードバ ック構成であり、全てデジタル回路で実現される(図 1). オーバーサンプリングした入力信号を積分器で累積し、デ ジタル量子化器で上位ビットのみを取り出し、DAC へ入力 する.デジタル量子化器は ΔΣ 変調の出力値となると同時 に、入力にフィードバックし累積値にVrefが加減される.出 力信号を高速フーリエ変換(FFT)すると、量子化ノイズが 低周波数帯域で減少し高周波数帯域で増加するノイズシェ ープされることが確認できる.

図2は正弦波(振幅:1,正規化された周波数:1)を入力

したときの ΔΣ 変調器の出力であり, 正規化周波数 1 で信号 電力が確認できる.入力信号近辺帯域で量子化ノイズが減 少し, DAC 出力をアナログ LPF を通せば高 SNR 信号 Vout が得られる.



図 2 ΔΣ 変調器の出力パワースペクトル (振幅:1V,正規化周波数:1の正弦波を入力) Fig. 2. Power spectrum of the ΔΣ modulator output (Input sine wave amplitude:1, normalized frequency:1)

<2.2> セグメント型 DAC の電流セルのミスマッチ

図 3(a)に示すような 9 レベルの分解能を持つセグメント 型 DAC を考える. DAC は8 個の電流源と抵抗から構成され る. k 番目の電流源を I (k = 0,1,2,...,7) とすると,理想的に はすべての電流は等しいが実際には IC チップ製造上におい てプロセスのバラツキにより電流が異なる.図 3 の ek は電 流源のミスマッチ(平均電流からのずれ)であり,これが原 因で変調器全体の出力パワースペクトラムは信号帯域内で 歪みを生じさせる.

<2.3> DWA アルゴリズム

DAC の非線形性によって生じる誤差を低減するため DWA DAC を考える.構成はセグメント型 DAC をリング状 に配列した形である(図 3(b)). DAC の電流源に番号をつ け, ON になる電流源の位置を記憶する Pointer を設ける. 時刻 n での DAC の Pointer を P(n)とする.電流源をローテ ーションして使用するよう制御すると万遍なく電流源が選 択され,マルチビット DAC 非線形性誤差はノイズシェー プされる (DC 近辺で誤差の時間平均ゼロになる).

図4に入力データが4,3,2,…と変化する場合にONになる電流セルを記す.入力信号4のときには電流セル0,1,2,3がONになり,次に入力データ3のとき4,5,6がONになり,次に入力データ2のとき7,0がONになる.この動作を行わせるため,PointerのP(n)に現在のDAC入力信号を

記憶させ次の DAC の動作に反映する.





図 4 DWA アルゴリズムの電流セルの選択方法 Fig. 4. Selection method of current cells with DWA

<2.4> 自己校正アルゴリズム

図5において,あるクロックでの出力が2のとき,マルチ ビット DAC の非線形性ノイズによって DAC の出力が 2.135になるとする.この2.135をSoC 内高分解能 ΔΣADC 等で計測し,クロックで入力から減算(フィードバック)す るのが自己校正である.

具体的な方法として,ルックアップテーブル (Look Up Table: LUT)を用いて実現させる.例えば,あるデータベ ースで項目を選択し,その項目に対応するデータを取り出 したい場合,予め対応するデータを Look Up Table として 保存しておけば,対応する値を参照してデータが求められ る.要求される度に毎回計算を行う必要はなく,コンピュ ータに掛かる計算負担を軽減でき,効率良く処理が行える.



<2.5> シミュレーション回路の構成

本論文では DWA, 自己校正を用いた回路を検討する. 以下の4つの回路で従来回路と DWA, 自己校正の組み合わせを変えた場合でシミュレーションを行い, 性能の向上を確認する. 図6に④の回路を示す. ④と比べて①~③は DWA,

自己校正の有り無しが異なる.

- 2 次 ΔΣDA 変調器 + 非線形 DAC
- ② 2次ΔΣDA変調器 + 非線形 DAC + 自己校正
- ③ 2 次 ΔΣDA 変調器 + 非線形 DAC + DWA
- ④ 2 次 ΔΣDA 変調器 + 非線形 DAC + DWA + 自己校正



図 6 DWA と自己校正を使用する提案回路の構成 Fig. 6. Proposed circuit with DWA and self-calibration.

<2.6> SNDR による評価

DA 変換の性能評価の 1 つに Signal to Noise and Distortion Ratio (SNDR) がある. これは出力での信号成 分電力と発生したノイズ電力の比である. ここでは SNDR を用いてシミュレーション結果を評価する. SNDR が向上 すれば, DA 変換の性能向上を意味する.

3. シミュレーションによる検証

<3.1> SNDR の向上 (2¹⁴)

①~④の回路でシミュレーションを行い,効果を検証した.入力信号には正規化周波数1の正弦波を入力した.電流セルのバラツキを持たせたシミュレーション結果を図7に示す.バラツキの範囲を標準偏差として表し,同じ標準偏差の中で異なるバラツキを5セット用意してシミュレーションを行った.図7の縦軸のSNDRは5セットのバラツキの場合の平均である.自己校正ありの場合はDACからのVoutの値を,なしではDACで得られた値に相当するデジタル値をフィードバックした.

回路④では図7のすべてのバラツキの場合でSNDRが最 も良く,DWA と自己校正の2 つの効果によるものである. 回路②と③も従来回路①と比べ,SNDRが向上している.し かし,その2つを組み合わせた回路④は、それ以上に向上し ている.バラルキが小さいほど理想的な線形性に近づくた め,図7(f)では回路①②のSNDRは同程度だが、回路③④は 同等のSNDR向上を示し、線形性向上が確認できる. 回路④は①~③に比べて有効であり、特にバラツキが大き いときほど顕著に表れる.



(a) バラツキ標準偏差 21%





<3.2> 自己校正フィードバックデータ桁数制限(2¹⁴) <3.1>では、自己校正でフィードバックする値は DAC 出力の高分解能 ADC の値であったが、桁数が大きくなると 変調器回路規模が大きくなってしまう.次はそのフィード バックするデジタルデータの桁数を制限した場合を検討し た.例えば、図 5 では 2.135 をフィードバックしているが、 桁数を制限した 2.13 や 2.1 をフィードバックする. この考 え方で,自己校正を用いた回路②と④でシミュレーション を行った. SNDRを比較した結果を図 8,9に示す. 電流セル のバラツキは図 7 と同じである.

結果として、小数を残した方が SNDR は良い. 図 8 の自 己校正のみのとき、小数を 5 桁残す場合では小数をすべて 残す場合よりも SNDR が向上、または同等である. つまり、 自己校正のみではすべてをフィードバックしなくても図 7 の結果が得られる. 一方、図 9 の DWA と自己校正の場合は、 すべてのバラツキで小数をすべて残したときの SNDR が高 く、残し桁を減らすほど SNDR が低減する.





(f) バラツキ標準偏差 0.05%

図 8 回路②のフィードバック値を制限した際の SNDR Fig. 8. SNDR when feedback digits of circuit ② are restricted.



(d) バラツキ標準偏差 3%



(f) バラツキ標準偏差 0.05%

図 8 回路④のフィードバック値を制限した際の SNDR Fig. 8. SNDR when feedback digits of circuit ④ are restricted.

4. まとめ

本論文ではマルチビット ΔΣDA 変換器の線形性向上のために, DWA と自己校正アルゴリズムおよびそれらの用いた 組み合わせの有効性を比較した.

- (I) DWA アルゴリズム, (II) 自己校正アルゴリズムを 用いることで,従来回路よりも SNDR が向上した.さらに,(III) DWA と自己校正アルゴリズム の2つの組み 合わせでは,さらに SNDR が向上した.
- DWA アルゴリズムは Pointer を使いことで電流源をロ ーテーションして使うように制御できる.
- 自己校正アルゴリズムは高精度な ADC で DAC の非線 形性を測定する必要があるが,測定できればデジタル 信号処理のみでノイズシェープできる.
- 自己校正でフィードバックデータ桁数を制限するほど SNDRが低減する.小数を5桁以上残せば,小数切捨て なしの場合と同程度の SNDR が得られる.

献

 R.Schreier, G.C Temes, Understanding Delta-Sigma Data Converters, Wiley-IEEE press (2009).

文

- (2) 村上正紘、小林春夫「複素マルチバンドパス DWA アルゴリズムの効果 検討」 電気学会 電子回路研究会、秋田 (2014 年)
- (3) 村上正紘、小林春夫「複素マルチバンドパス DAC の線形性向上アルゴ リズム」 電子情報通信学会 第 37 回アナログ RF 研究会 (2014 年)
- (4) M. Murakami, H. Kobayashi, S. N. Mohyar, O. Kobayashi, T. Miki, J. Kojima, "I-Q Signal Generation Techniques for Communication IC Testing and ATE Systems", IEEE International Test Conference, Fort Worth, TX (Nov. 2016).