#### 第7回 電気学会東京支部 栃木·群馬支所 合同研究発表会 於 足利工業大学

### 逐次比較近似時間デジタイザ回路の 統計的手法による線形性自己校正技術の検討

小澤祐喜、姜日晨、小林春夫、築地伸和(群馬大)、塩田良治(ソシオネクスト)

#### 群馬大学 理工学部 電子情報理工学科 小林研究室 学部4年 小澤 祐喜

Supported by Socionext<sup>™</sup>

Kobayashi Lab. Gunma University

2017/3/3

### 研究目標



タイミングテストに応用可能







全デジタル回路構成・小型

アウトライン

- TDCの役割
  - -具体的な応用例
  - -逐次比較 2進探索アルゴリズム
  - -逐次比較近似TDCの構成
  - -技術課題
- ・ 逐次比較近似(SAR)TDCの動作
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証
- ・まとめ

アウトライン

- TDCの役割

   -具体的な応用例
   -逐次比較 2進探索アルゴリズム
   -逐次比較近似TDCの構成
   -技術課題
- ・逐次比較近似(SAR)TDCの動作
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証

まとめ

### TDCの役割



時間デジタイザ回路(Time-to-Digital Converter、TDC); タイミング信号の時間差を測定しデジタル出力

### 具体的な応用例



**JAXA** Digital Archives

- **医療用**CT
- ・ 車間等の距離計測
- ・ イオン飛行時間分析
- タイミングテスト等





SIEMENS Inc.,

車載センサとしての応用





- 高分解能
- 低コスト
- 高信頼性



TDCを応用し センサ回路の 脱アナログ化 全デジタル化



#### 逐次比較:2進探索アルゴリズム



# TDCの利点

#### 微細化により分解能が向上





全デジタル回路で構成可能









### 技術課題





アウトライン

- TDCの役割
  - -具体的な応用例
  - -逐次比較 2進探索アルゴリズム
  - -逐次比較近似TDCの構成
  - -技術課題

- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証

まとめ









アウトライン

- TDCの役割

   -具体的な応用例
   -逐次比較 2進探索アルゴリズム
   -逐次比較近似TDCの構成
   -技術課題
- ・ 逐次比較近似(SAR)TDCの動作
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証

まとめ

19/37 ヒストグラム法による素子遅延値の推定



#### ヒストグラム・エンジンによる統計処理



20/37ヒストグラム法による遅延素子値の推定





全体の面積に対して 無作為に点を打つ それぞれの<u>片の面積の比</u>は それぞれの<u>点数の比</u>に近似できる

逆関数による校正

#### 非線形な特性の逆関数を用いて線形に校正



デジタル出力

アウトライン

- TDCの役割

   -具体的な応用例
   -逐次比較 2進探索アルゴリズム
   -逐次比較近似TDCの構成
   -技術課題
- ・ 逐次比較近似(SAR)TDCの動作
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証

まとめ

<u>回路構成</u>



#### SAR-TDCに測定回路(素子:青 導線:赤)を付加



SAR-TDCに測定回路(素子:青 導線:赤)を付加







リング発振器とランダム信号は独立



無作為に点を打つことに対応



素子遅延値測定モード



素子遅延値の比をそれぞれ測定



フラッシュ型に比べ時間を要する

簡略化したテストモード回路の構成



簡略化したテストモード回路の構成



アウトライン

- TDCの役割

   -具体的な応用例
   -逐次比較 2進探索アルゴリズム
   -逐次比較近似TDCの構成
   -技術課題

   逐次比較近似(SAR)TDCの動作
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証

まとめ

シミュレーションによる検証

Scilab 5.4.1で検証:

逐次比較型TDCのヒストグラム法を用いた校正手法を下記の条件でシミュレーション



ばらつきを生成

#### 素子の遅延時間[bs] 9 8 0 12 9 8 10 乱数を発生させ 素子遅延値のばらつきを生成 素子番号 [sol] 400 300 200 TDC特性が生成される 30 40 デジタル出力

ヒストグラム法の検証



逆関数による校正の検証





#### 誤差比較



※ワーストケース







アウトライン

- TDCの役割

   -具体的な応用例
   -逐次比較 2進探索アルゴリズム
   -逐次比較近似TDCの構成
   -技術課題

   逐次比較近似(SAR)TDCの動作
   校正メカニズム

   トストグラム法による表子遅延値の推定
  - -ヒストグラム法による素子遅延値の推定 -逆関数による校正
- 測定回路を組み込んだSAR TDC
   -回路構成
  - -回路動作(ノーマルモード・テストモード)
- シミュレーションによる検証
- ・まとめ

まとめ

▶ 逐次比較型TDCの非線形な特性を校正できる回路の考案

▶ ヒストグラム法を用いた逆関数による校正メカニズム

- ▶ 全デジタル回路&全デジタル校正
- ➤ Scilabによるシミュレーション





FPGA実装による検証



#### 足利工大 萩原先生

Q 逆関数というのは、元から作っておくのか?

A素子値のばらつきは、製造ばらつきであったり、温度などによって生じるそれぞれの個体の状況によって異なる。なのでSAR-TDCを使用する前に一度測定し、校正する必要があり、また温度などの状況によって校正し直す必要も生じる場合がある。

Q 測定時間はどの程度なのか?

A 今回のシミュレーションは1ms以内に測定可能と考えている。単純に試行だけであれば、 理想的には50nsとなる。ただし、誤差を多少許容できるのであれば、試行回数を減らすこ とでより短時間に測定を終了することも可能である。今回は5万回の試行を行ったが、逆 に誤差を出来るだけ小さくしたい場合には10万回に試行を増加させるなどを行う。誤差と 測定時間はトレードオフの関係となっている。